Sample Controller of AD574A Based on EPM7128SLC84

CHEN Bingfei, YANG Bishi

(Nantong　 Vocational College, Nantong 226007, China)

　　Key words: sample controller; VHDL; CPLD

1硬件結(jié)構(gòu)
1.1EPM7128SLC84的主要特征
　　EPM7128SLC84是Altera公司生產(chǎn)的CPLD芯片，該芯片密度為6000門，有60個(gè)專用I/O口，PLC C84封裝，正常工作溫度范圍0～70℃。該CPLD芯片內(nèi)部結(jié)構(gòu)如圖1所示。

1.2AD574A主要特征和引腳說(shuō)明
　　AD574A是單片高速12位逐次比較型A/D轉(zhuǎn)換器，內(nèi)置雙極性電路構(gòu)成的混合集成轉(zhuǎn)換芯片；具有外接元件少，功耗低，精度高等特點(diǎn)，并且具有自動(dòng)校零和自動(dòng)極性轉(zhuǎn)換功能。其主要功能特性如下：
　　分辨率：12位；轉(zhuǎn)換速率：20μs；電源電壓：±15V和5V；非線性誤差：小于±1/2LSB或± 1LSB：數(shù)據(jù)輸出格式：12位/8位；模擬電壓輸入范圍：0～10V和0～20V，0～±5V和0～±10V兩檔四種；芯片工作模式：全控工作模式和單一工作模式。
　　AD574A的管腳示意圖如圖2所示。各引腳功能說(shuō)明如下：

　　AD574A的CE、K128、CS、RC和A0對(duì)其工作狀態(tài)的控制過(guò)程如表1所示。

　　圖3給出的是CPLD和AD574A的接口電路。圖中，標(biāo)準(zhǔn)JTAG接口與PC機(jī)并口相連，用于下載設(shè)計(jì)程序至CPLD中，并可在線編程，方便升級(jí)維護(hù)。芯片的83引腳接全局時(shí)鐘脈沖輸入，Q［11：0］是經(jīng)過(guò)CPLD處理后的穩(wěn)定數(shù)字信號(hào)輸出。

　　由于系統(tǒng)的高速、高可靠性要求，軟件設(shè)計(jì)部分采用了有限狀態(tài)機(jī)FSM控制，狀態(tài)機(jī)控制AD574A的原理如圖4所示。

?

　　
　　
　　
　　
　　

　　采樣后的數(shù)據(jù)可在CPLD中進(jìn)行進(jìn)一步處理，并實(shí)時(shí)的進(jìn)行控制，也可送至計(jì)算機(jī)進(jìn)行統(tǒng)一處 理。隨著電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)的發(fā)展，基于可編程ASIC器件的數(shù)字系統(tǒng)設(shè)計(jì)的完整方 案將會(huì)越來(lái)越受到人們的重視，并且以EDA技術(shù)為核心的能在CPLD／FPGA上進(jìn)行系統(tǒng)芯片集 成的自上而下的設(shè)計(jì)方法，將獲得更加廣泛的應(yīng)用。