1、利用74LS138實(shí)現(xiàn)函數(shù)F=ABC+ABC2、利用74LS153構(gòu)成一個(gè)全方位數(shù)碼管組成實(shí)驗(yàn)電路，驗(yàn)證74LS48的邏輯功能3、利用74LS153構(gòu)成一位全加速，要求列出其真值表，寫出邏輯
2011-05-06 23:58:32
兩個(gè)N位二進(jìn)制數(shù)x、y的乘積用簡(jiǎn)單的方法計(jì)算就是利用移位操作來實(shí)現(xiàn)。
2023-06-21 09:01:57
259 
例題：利用74LS138實(shí)現(xiàn)邏輯函數(shù)式Y(jié)的邏輯功能。
2023-03-23 14:38:048270 
8位同步二進(jìn)制遞減計(jì)數(shù)器-74HC40103
2023-03-03 19:49:59
0 可預(yù)置同步4位二進(jìn)制計(jì)數(shù)器；同步復(fù)位-74HC_HCT163
2023-02-21 18:35:570 7級(jí)二進(jìn)制紋波計(jì)數(shù)器-74HC4024_Q100
2023-02-21 18:29:310 雙4位同步二進(jìn)制計(jì)數(shù)器-74HC_HCT4520
2023-02-17 19:22:251 雙4位同步二進(jìn)制計(jì)數(shù)器-74HC_HCT4520_Q100
2023-02-17 19:22:150 可預(yù)置同步4位二進(jìn)制計(jì)數(shù)器；異步復(fù)位-74HC161
2023-02-16 21:10:171 可預(yù)置同步4位二進(jìn)制計(jì)數(shù)器；異步復(fù)位-74HC161_Q100
2023-02-16 21:10:001 雙 4 位二進(jìn)制紋波計(jì)數(shù)器-74LV393
2023-02-16 21:08:210 雙 4 位二進(jìn)制紋波計(jì)數(shù)器-74LV393_Q100
2023-02-16 21:08:110 可預(yù)置同步4位二進(jìn)制計(jì)數(shù)器；同步復(fù)位-74LVC163
2023-02-16 20:48:190 可預(yù)置同步 4 位二進(jìn)制向上/向下計(jì)數(shù)器-74HC_HCT193
2023-02-15 19:40:010 可預(yù)置同步 4 位二進(jìn)制向上/向下計(jì)數(shù)器-74HC191
2023-02-15 19:39:040 可預(yù)置同步4位二進(jìn)制計(jì)數(shù)器；異步復(fù)位-74LVC161
2023-02-15 19:23:090 雙 4 位二進(jìn)制紋波計(jì)數(shù)器-74HC_HCT393_Q100
2023-02-15 19:05:130 雙 4 位二進(jìn)制紋波計(jì)數(shù)器-74HC_HCT393
2023-02-15 18:58:500 74LS138譯碼器實(shí)現(xiàn)流水燈的控制。
2022-10-12 09:30:573614 將二進(jìn)制數(shù)視為元胞自動(dòng)機(jī)可能有助于數(shù)字二進(jìn)制計(jì)數(shù)器的設(shè)計(jì)和實(shí)現(xiàn)嗎?
2022-07-28 11:47:10840 
基于8051的Proteus仿真-74LS138譯碼器應(yīng)用
2022-05-11 17:30:2542 位，52位尾數(shù)位。尾數(shù)：M是一個(gè)二進(jìn)制小數(shù)，因?yàn)槭?b style="color: red">二進(jìn)制，所以科學(xué)計(jì)數(shù)法中這個(gè)值范圍是：1≤M尾數(shù)：M是一個(gè)二進(jìn)制小數(shù)，因?yàn)槭?b style="color: red">二進(jìn)制，所以科學(xué)計(jì)數(shù)法中這個(gè)值范圍是：1≤MIEEE754對(duì)有效數(shù)字M和指數(shù)E，還有一些特別規(guī)定。1≤M<2，也就是說，M可以寫成1.xxxxxx的形式，其
2021-11-26 11:21:0650 P1.2、P1.1、P1.0。）把譯碼輸出端口Y7Y0連接到L7L0八位LED電平指示輸入端口，驗(yàn)證74LS138的邏輯譯碼功能。二、仿真圖三、代碼C語言實(shí)現(xiàn)：在這里插入代碼片```#include
2021-11-12 14:21:0026 時(shí)序邏輯方式設(shè)計(jì)的16位乘法器，乘法通過逐向移位加原理來實(shí)現(xiàn)，從被乘數(shù)的最低位開始，若為1，則乘數(shù)左移與上一次和相加；若為0，左移后以全零相加，直至被乘數(shù)的最高位。從而實(shí)現(xiàn)乘法的移位運(yùn)算。
2021-06-01 09:43:5626 硬件乘法器的實(shí)現(xiàn)本質(zhì)是“移位相加”。對(duì)于二進(jìn)制，乘數(shù)和被乘數(shù)的每一位非0即1，相當(dāng)于乘數(shù)中的每一位分別和被乘數(shù)的每一個(gè)體位進(jìn)行與運(yùn)算，并產(chǎn)生其相應(yīng)的乘積位。這些局部乘積左移一位與上次的和相加。即從
2021-02-18 16:34:458901 
乘法器（multiplier）是一種完成兩個(gè)互不相關(guān)的模擬信號(hào)相乘作用的電子器件。它可以將兩個(gè)二進(jìn)制數(shù)相乘，它是由更基本的加法器組成的。乘法器可以通過使用一系列計(jì)算機(jī)算數(shù)技術(shù)來實(shí)現(xiàn)。乘法器不僅作為
2021-02-18 15:08:0122932 
本文檔的主要內(nèi)容詳細(xì)介紹的是4位二進(jìn)制并行加法器的程序和工程文件免費(fèi)下載。
2020-09-30 16:41:0026 乘法器（multiplier）是一種完成兩個(gè)互不相關(guān)的模擬信號(hào)相乘作用的電子器件。它可以將兩個(gè)二進(jìn)制數(shù)相乘，它是由更基本的加法器組成的。乘法器可以通過使用一系列計(jì)算機(jī)算數(shù)技術(shù)來實(shí)現(xiàn)。
2019-11-28 07:06:002848 二進(jìn)制加法器是半加器和全加法器形式的運(yùn)算電路，用于將兩個(gè)二進(jìn)制數(shù)字加在一起.
2019-06-22 10:56:3823032 
VerilogHDL語言實(shí)現(xiàn)的兩位陣列乘法器和傳統(tǒng)的 Booth編碼乘法器進(jìn)行了性能比較，得出用這種混合壓縮的器乘法器要比傳統(tǒng)的4-2壓縮器構(gòu)成的乘法器速度提高了10％，硬件資源占用減少了1％。
2018-12-19 13:30:2510152 
本文主要介紹了74ls160和74ls161區(qū)別。74ls161為四位二進(jìn)制，74ls160 為2-10進(jìn)制；且都為同步可預(yù)置計(jì)數(shù)器。74ls161 是4位二進(jìn)制同步計(jì)數(shù)器（直接清除），74ls160 是4位十進(jìn)制同步計(jì)數(shù)器（直接清除）。
2018-05-08 10:23:35113147 
本文主要介紹了五款74ls138的應(yīng)用電路圖。其中包括了74ls138全加器電路、74ls138搶答器電路、74ls138實(shí)現(xiàn)邏輯函數(shù)、74ls138全減器電路以及與74LS20組合的三人表決器電路。
2018-05-04 10:31:5587718 
二進(jìn)制數(shù)據(jù)壓縮算法二進(jìn)制是計(jì)算技術(shù)中廣泛采用的一種數(shù)制。二進(jìn)制數(shù)據(jù)是用0和1兩個(gè)數(shù)碼來表示的數(shù)。它的基數(shù)為2，進(jìn)位規(guī)則是“逢二進(jìn)一”，借位規(guī)則是“借一當(dāng)二”，由18世紀(jì)德國(guó)數(shù)理哲學(xué)大師萊布尼茲發(fā)現(xiàn)。當(dāng)前的計(jì)算機(jī)系統(tǒng)使用的基本上是二進(jìn)制系統(tǒng)
2018-02-28 09:31:0618768 74LS138 為3 線－8 線譯碼器，共有 54/74S138和 54/74LS138兩種線路結(jié)構(gòu)型式，其工作原理如下：當(dāng)一個(gè)選通端（E1）為高電平，另兩個(gè)選通端（（/E2））和（/E3））為
2017-12-04 15:48:10761680 
74LS138的單片機(jī)I/O口擴(kuò)展 將2片74LS138芯片采用如上圖所示的連接方式，來實(shí)現(xiàn)對(duì)AT89C51芯片I/O口的擴(kuò)展。其中，使能端G1選擇高電平，G2b選擇低電
2017-11-29 19:21:486001 
基于VHDL的EDA實(shí)驗(yàn)---3位二進(jìn)制計(jì)數(shù)器
2017-11-08 17:45:531 乘法器，求模運(yùn)算部分利用Barrett約減運(yùn)算，用硬件描述語言進(jìn)行FPGA設(shè)計(jì)與實(shí)現(xiàn)，避免了除法運(yùn)算。對(duì)于192位的操作數(shù)，完成Barrett模乘需要約186個(gè)時(shí)鐘周期，計(jì)算速率可以達(dá)到269.17 Mb/s。
2017-11-08 15:18:1932 74LS138 為3 線－8線譯碼器，共有 54LS138和 74LS138 兩種線路結(jié)構(gòu)型式。54LS138為軍用，74LS138為民用。他的工作原理是一下四點(diǎn)。這里還給大家分享74LS138中文資料pdf完整版免費(fèi)下載。
2017-11-03 15:14:0858542 
用3線—8線譯碼器74LS138和門電路設(shè)計(jì)1位二進(jìn)制全減器，輸入為被減數(shù)、減數(shù)和來自低位的借位；輸出為兩數(shù)之差和向高位的借位信號(hào)。
2017-10-31 17:15:35218929 
用兩片74LS138設(shè)計(jì)一個(gè)全加器。在考慮到74LS138譯碼器為3 線－8 線譯碼器，共有 54/74S138和 54/74LS138 兩種線路結(jié)構(gòu)型式，其74LS138工作原理為：當(dāng)一個(gè)選通端
2017-10-31 15:53:34137363 
74hc138的邏輯功能和74ls138是一樣的。74hc138是高速CMOS芯片，工作電源電壓為2V - 6V，輸出端驅(qū)動(dòng)電流為正負(fù)25mA。74ls138是TTL芯片，工作電源電壓為5V，輸出驅(qū)動(dòng)電流高電平-400微安，低電平8mA。從電源電壓和驅(qū)動(dòng)電流選的74hc138。
2017-10-31 11:19:5740311 
74LS138為3線－8線譯碼器，共有54/74S138和54/74LS138兩種線路結(jié)構(gòu)型式，其74LS138工作原理如下：
當(dāng)一個(gè)選通端（G1）為高電平，另兩個(gè)選通端（/（G2A）和/（G2B））為低電平時(shí)，可將地址端（A、B、C）的二進(jìn)制編碼在一個(gè)對(duì)應(yīng)的輸出端以低電平譯出。
2017-10-31 11:12:0246 一個(gè)自己寫的八位數(shù)的乘法器
2016-12-01 15:45:2315 74LS138英文手冊(cè)，感興趣的小伙伴們可以瞧一瞧。
2016-11-22 14:35:1314 74LS138 datashee—英版數(shù)據(jù)手冊(cè)，感興趣的可以看看哦。
2016-08-29 18:14:357 74LS138介紹，關(guān)于138譯碼器的引腳，內(nèi)部結(jié)構(gòu)以及其工作時(shí)的情況
2016-04-29 17:14:4528 二進(jìn)制加法程序【匯編版】二進(jìn)制加法程序【匯編版】二進(jìn)制加法程序【匯編版】二進(jìn)制加法程序【匯編版】
2015-12-29 11:02:063 實(shí)驗(yàn)?zāi)康?1、熟悉Xilinx的ISE 軟件的使用和設(shè)計(jì)流程； 2、掌握Modelsim仿真軟件的使用方法； 3、用乘法運(yùn)算符實(shí)現(xiàn)一個(gè)16*16 乘法器模塊； 4、用IP核實(shí)現(xiàn)一個(gè)16*16 乘法器模塊； 5、用例化語
2011-05-20 17:00:1466 本資料有74ls138真值表_74ls138功能表。
2011-03-20 14:25:5569 74LS138的邏輯功能
三個(gè)譯碼輸入端(又稱地址輸入端)A2、A1、A0，八個(gè)譯碼輸出端 ，以及三個(gè)控制端(又稱使能端) 、 、 。
、 ， 是譯碼器的控制輸入端，當(dāng)
2010-08-26 16:18:52173 變跨導(dǎo)乘法器
這種乘法器現(xiàn)在已經(jīng)成為一種工業(yè)上的標(biāo)準(zhǔn)方法，是應(yīng)用極為廣泛的優(yōu)質(zhì)乘法器。
2010-05-18 16:00:55999
1/4平方乘法器
這種乘法器是根據(jù)數(shù)學(xué)關(guān)系設(shè)計(jì)而成的，因此稱為1/4平方乘法電路，或稱1/4平方乘法器。其
2010-05-18 14:08:101652 
乘法器的基本概念
乘法器是一種完成兩個(gè)互不相關(guān)的模擬信號(hào)相乘作用的電子器件。理想乘法器的輸出特性方程可由下式表示：
UO
2010-05-18 14:03:5912929 
本的二進(jìn)制加法/減法器,本的二進(jìn)制加法/減法器原理
兩個(gè)二進(jìn)制數(shù)字Ai，Bi和一個(gè)進(jìn)位輸入Ci相加，產(chǎn)生一個(gè)和輸出Si，以及一個(gè)進(jìn)位輸
2010-04-13 11:11:555077 二進(jìn)制電平,什么是二進(jìn)制電平
在二進(jìn)制數(shù)字通信系統(tǒng)中，每個(gè)碼元或每個(gè)符號(hào)只能是“1”和“0”兩個(gè)狀態(tài)之一。若將每個(gè)碼元可能取的狀態(tài)增
2010-03-17 16:51:582144 什么是二進(jìn)制計(jì)數(shù)器,二進(jìn)制計(jì)數(shù)器原理是什么?
計(jì)數(shù)器是數(shù)字系統(tǒng)中用得較多的基本邏輯器件。它不僅能記錄輸入時(shí)鐘脈沖的個(gè)數(shù)，還可以實(shí)現(xiàn)
2010-03-08 13:16:3429984 二進(jìn)制數(shù)的運(yùn)算規(guī)則 二進(jìn)制數(shù)之間可以執(zhí)行算術(shù)運(yùn)算和邏輯運(yùn)算,其規(guī)則簡(jiǎn)單,容易實(shí)現(xiàn)?！ 。?） 加法運(yùn)算規(guī)則 0 + 0 = 0 例如：
2009-10-13 16:24:1521600 二進(jìn)制編碼和二進(jìn)制數(shù)據(jù)
二進(jìn)制編碼是計(jì)算機(jī)內(nèi)使用最多的碼制，它只使用兩個(gè)基本符號(hào)"0"和"1"，并且通過由這兩個(gè)符號(hào)組成的
2009-10-13 16:22:514179 本文在設(shè)計(jì)實(shí)現(xiàn)乘法器時(shí)，采用了4-2 和5-2 混合壓縮器對(duì)部分積進(jìn)行壓縮，減少了乘法器的延時(shí)和資源占用率；經(jīng)Xilinx ISE 和Quartus II 兩種集成開發(fā)環(huán)境下的綜合仿真測(cè)試，與用Verilog
2009-09-17 11:13:2127 12位二進(jìn)制計(jì)數(shù)器
2009-09-16 15:56:085906 
74ls138譯碼器內(nèi)部電路邏輯圖功能表簡(jiǎn)單應(yīng)用
74HC138:74LS138 為3 線－8 線譯碼器，共有 54/74S138和 54/74LS138 兩種線路結(jié)構(gòu)型式，其74LS138工作原理如下：
2009-07-13 12:02:5247612 
二進(jìn)制
二進(jìn)制與十進(jìn)制的區(qū)別在于數(shù)碼的個(gè)數(shù)和進(jìn)位規(guī)律有很大的區(qū)別，顧名思義，二進(jìn)制的計(jì)數(shù)規(guī)律為逢二進(jìn)一，是以２為基數(shù)的計(jì)數(shù)體制。10這個(gè)數(shù)在二進(jìn)
2009-04-06 23:48:016966 
二進(jìn)制相對(duì)調(diào)相(二進(jìn)制差分調(diào)相2DPSK)的工作原理
2008-10-21 13:01:352932 
二進(jìn)制絕對(duì)調(diào)相工作原理:二進(jìn)制絕對(duì)調(diào)相(二相絕對(duì)調(diào)相)利用載波不同 位的絕對(duì)值來傳遞數(shù)字信息。(2BPSK)
2008-10-21 13:00:434898 
54/742854 位 x4 位并行二進(jìn)制乘法器（OC,產(chǎn)生低位積）簡(jiǎn)要說明：54/74285 為集電極開路的 4 位 x4 位并行二進(jìn)制乘法器，其主要電特性的典型值如下（具體廠家有可能不是完
2008-03-15 13:07:3952 54/742844 位 x4 位并行二進(jìn)制乘法器（OC,產(chǎn)生高位積）簡(jiǎn)要說明：54/74284 為集電極開路的 4 位 x4 位并行二進(jìn)制乘法器，其主要電特性的典型值如下（具體廠家有可能不是完
2008-03-15 13:07:0743 74LS274中文資料:
54/742744 位 x4 位并行二進(jìn)制乘法器（3S）簡(jiǎn)要說明：54/74S274 為 4 位 x4 位并行二進(jìn)制乘法器，其主要電特性的典型值如下（具體廠家有可能不是完
2008-03-15 09:17:2548 74LS261中文資料:54/742612 位 x4 位并行二進(jìn)制乘法器（鎖存器輸出）簡(jiǎn)要說明：54/74LS261 為 2 位 x4 位并行二進(jìn)制乘法器，其主要電特性的典型值如下（具體廠家有可能
2008-03-15 09:14:5140 74LS138中文資料
2007-12-17 22:36:132369 74ls138引腳圖
2007-12-17 22:33:25171927 
4位二進(jìn)制同步計(jì)數(shù)器74LS161引腳圖及功能表
4位二進(jìn)制同步計(jì)數(shù)器74LS161
2007-11-22 12:51:5950388 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論