RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB設(shè)計之Allegro軟件問題

aMRH_華強(qiáng)P ? 作者: 快點(diǎn)PCB ? 2019-10-11 16:40 ? 次閱讀

AllegroCadence推出的先進(jìn) PCB 設(shè)計布線工具,也是目前最高端、最主流的PCB軟件代表之一,華為、中興這類大型公司使用的也是Allegro。作為一款流行PCB設(shè)計軟件,大家在使用過程中同樣會遇到各類問題。

1、怎么在Allegro中定義自己的快捷鍵?

答:在allegro下面的空白框內(nèi),緊接著command》提示符,打入alias F4(快捷鍵) room out(命令)。或者在Cadence 安裝目錄/share/pcb/text里有個env文件,用寫字板打開,找到Alias定義的部分,進(jìn)行手動修改既可。

2、Allegro16.3 走線連不上怎么回事?

答:首先要明確這不是格點(diǎn)的問題,一般初學(xué)者會遇到這樣的問題。其實(shí)這是對Allegro的操作習(xí)慣還不是很熟悉做造成的。Allegro16.3 走線連不上有四種可能原因:

1)兩個pin根本就不在同一面。

2)沒有勾選snap to connect point。

3)命令執(zhí)行的層面不對。

4)沒有勾選pins或者ratsnests。

3、為什么在Allegro中畫線不能走45度角?

答:在control控制欄的line lock中,可將90改為45,如果想畫弧線,可以將line改為Arc。

4、如何優(yōu)化布線而且不改變布線的總體形狀?

答:布線完成之后,需要對其進(jìn)行優(yōu)化,一般采用系統(tǒng)自動優(yōu)化,主要是將直角變?yōu)?5度,以及線條的光滑性。Route-》gloss-》parameters,在出現(xiàn)的列表中,選Line smoothing,進(jìn)行Gloss即可,但有時布線中為了保證走線距離相等,故意走成一些彎曲的線,優(yōu)化時,點(diǎn)擊Line Smoothing左邊的方塊,只選擇convert 90’s to 45’s ,把其他的勾都去掉,這樣進(jìn)行優(yōu)化時就不會將設(shè)計者故意彎曲的走線拉直或變形。

5、在Allegro中如何修改線寬?

答:在Allegro的Setup-》constraints里的set standard values中可定義每一層走線的寬度,比如,可以定義VCC和GND的線寬為10 Mil。在鋪銅時注意shape-》parameters里一些線寬的定義是否設(shè)置成DRC Value。

6、Allegro怎么添加淚滴?

答:1)打開所有的走線層,執(zhí)行命令 route-》gloss-》parameters

2)點(diǎn)擊 pad and T connection fillet 左邊的方格

3)點(diǎn)擇 circular pads,pins,vias,T connections.,OK 即可。

提醒:

加淚滴最好在出 GERBER 之前加;

若要 MODIFY 板子,則要先刪掉淚滴。

7、做封裝庫要注意些什么?

答:做封裝既可以在Allegro中File-》New-》package symbol,也可以使用Wizard(自動向?qū)В┕δ?。在這個過程中,最關(guān)鍵的是確定pad與pad的距離(包括相鄰和對應(yīng)的pad之間),以確保后期封裝過程中元器件的Pin腳能完全的無偏差的粘貼在Pad上。

如果只知道Pin的尺寸,在設(shè)計pad的尺寸時應(yīng)該比Pin稍大,一般width大1.2~1.5倍,length長0.45mm左右。除了pad的尺寸需特別重視外,還要添加一些層,比如SilkScreen_top和Bottom,因?yàn)樵谝院笞龉饫L文件時需要(金手指可以不要),Ref Des也最好標(biāo)注在Silkscreen層上,同時注意絲印層不要畫在Pad上。

此外,還應(yīng)標(biāo)志1號pin腳的位置,有一些特殊的封裝,比如金手指,還可以加上一層Via keep out,或者route keep out等等,這些都可以根據(jù)自己的要求來添加。操作上要注意的是建好封裝后,一定不要忘了點(diǎn)擊Create symbol,不然沒有生成*.psm文件,在Allegro就無法調(diào)用。

8、allegro布線時出現(xiàn)一截一截的線段(有個小方框)如何處理?出現(xiàn)后移動線非常不方便。

答:出現(xiàn)這個的原因是模塊復(fù)用后,自動產(chǎn)生了一個自動命名的group,所以解決這個問題的關(guān)鍵就是重新打散這個group,在placement edit狀態(tài)下選擇group 然后打散即可。

完成這個命令后,移動所有小框的走線 敲擊ix 0 0坐標(biāo)即可。

9、為什么在Allegro布局中元器件在列表中不顯示或者顯示而調(diào)不出來?

答:首先確定Psmpath,padpath的路徑有沒有設(shè)置,如果沒有設(shè)置可以在Partdevelop里設(shè)置,或者在env文件中手動添加。也有可能器件在列表中存在,但是無法調(diào)出,可檢查該器件所用到的*.pad文件及封裝庫文件*.dra,*.psm是否存在于你的工作目錄×××/physical里。另外還有一種可能就是頁面太小,不夠擺放器件,可以在setup-drawsize中調(diào)整。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • PCB設(shè)計
    +關(guān)注

    關(guān)注

    394

    文章

    4683

    瀏覽量

    85542
  • 嵌入式主板
    +關(guān)注

    關(guān)注

    7

    文章

    6085

    瀏覽量

    35295
  • 華強(qiáng)PCB
    +關(guān)注

    關(guān)注

    8

    文章

    1831

    瀏覽量

    27748
  • 可制造性設(shè)計
    +關(guān)注

    關(guān)注

    10

    文章

    2065

    瀏覽量

    15530
  • 華秋DFM
    +關(guān)注

    關(guān)注

    20

    文章

    3494

    瀏覽量

    4456
收藏 人收藏

    評論

    相關(guān)推薦

    PCB設(shè)計Allegro軟件ENV的設(shè)定

    [size=17.1429px]高速PCB設(shè)計軟件allegro演示ENV是Allegro PCB用戶自定義快捷鍵的設(shè)置文件。第一步:設(shè)置E
    發(fā)表于 02-08 10:38

    《Cadence Allegro實(shí)戰(zhàn)攻略與高速PCB設(shè)計

    高速PCB設(shè)計相關(guān)知識,精通Cadence Allegro軟件的使用,并熟悉多種行業(yè)軟件。曾在北京、上海、廣州主講數(shù)十場關(guān)于Cadence Alle
    發(fā)表于 08-11 17:11

    allegro pcb設(shè)計

    專業(yè)allegro pcb設(shè)計,10 看工作經(jīng)驗(yàn),要的加Q279312621
    發(fā)表于 09-19 17:05

    高速PCB設(shè)計Allegro實(shí)戰(zhàn)解答,教你如何玩轉(zhuǎn)PCB設(shè)計!

    Cadence,在學(xué)校里可能接觸的不多。此次臥龍會皮希彼老師給大家出一個《高速PCB設(shè)計Allegro基礎(chǔ)實(shí)戰(zhàn)》課程,此課程除了Cadence的PCB設(shè)計軟件
    發(fā)表于 12-27 09:34

    PCB設(shè)計軟件allegro操作中封裝調(diào)入及常見錯誤

    PCB設(shè)計軟件allegro藍(lán)牙音箱案例實(shí)操講解,以藍(lán)牙音箱為案例將PCB設(shè)計基礎(chǔ)知識融進(jìn)實(shí)際案例中,通過操作過程講解PCB設(shè)計
    發(fā)表于 08-08 09:47

    【第6期】每周精選PCB設(shè)計資料匯總

    :【專輯精選】PCB設(shè)計教程與精選案例【專輯精選】EDA軟件學(xué)習(xí)系列Allegro教程與資料匯總【專輯精選】EDA軟件學(xué)習(xí)系列
    發(fā)表于 05-24 18:31

    Allegro PCB軟件畫板技巧總結(jié)

    在用Cadence 的PCB設(shè)計軟件時,總是想著與之前用的Altium Designer 畫PCB的樣子統(tǒng)一起來。發(fā)現(xiàn)用Allegro PCB
    發(fā)表于 07-08 07:55

    PCB設(shè)計電容

    1.PCB設(shè)計電容的結(jié)構(gòu)和特性給導(dǎo)體加電位,導(dǎo)體就帶上電荷。但對于相同的電位,導(dǎo)體容納電荷的數(shù)量卻因它本身結(jié)構(gòu)的不同而不同。導(dǎo)體能夠容納電荷的能力稱為PCB設(shè)計電容。 通常,某導(dǎo)體
    發(fā)表于 08-13 10:49

    Allegro PCB設(shè)計流程一

    Allegro PCB設(shè)計流程一 Allegro PCB SI  的設(shè)計流程包括如下六個步驟:  Pre-Placement &nbs
    發(fā)表于 11-18 10:17 ?2722次閱讀

    PCB設(shè)計軟件allegro中靜態(tài)銅箔和動態(tài)銅箔的設(shè)計

    PCB設(shè)計軟件allegro藍(lán)牙音箱案例實(shí)操講解,以藍(lán)牙音箱為案例將PCB設(shè)計基礎(chǔ)知識融進(jìn)實(shí)際案例中,通過操作過程講解PCB設(shè)計
    的頭像 發(fā)表于 08-22 11:01 ?1.6w次閱讀
    <b class='flag-5'>PCB設(shè)計</b><b class='flag-5'>軟件</b><b class='flag-5'>allegro</b>中靜態(tài)銅箔和動態(tài)銅箔的設(shè)計

    Cadence Allegro 16.5 PCB軟件使用教程培訓(xùn)資料免費(fèi)下載

    本文檔的主要內(nèi)容詳細(xì)介紹的是Cadence Allegro 16.5 PCB軟件使用教程培訓(xùn)資料免費(fèi)下載。 為了適應(yīng)不同用戶的需要,Cadence軟件包中提供了
    發(fā)表于 12-20 08:00 ?0次下載
    Cadence <b class='flag-5'>Allegro</b> 16.5 <b class='flag-5'>PCB</b><b class='flag-5'>軟件</b>使用教程培訓(xùn)資料免費(fèi)下載

    PCB設(shè)計教程之Allegro工具的使用說明

    Allegro分冊為《EDA工具手冊》的第二分冊,Allegro是Cadence的PCB設(shè)計工具,此分冊通過從PCB環(huán)境設(shè)置到生成光繪文件的全套流程的學(xué)習(xí),可以使 EDA的新員工能夠獨(dú)
    發(fā)表于 02-11 08:00 ?0次下載
    <b class='flag-5'>PCB設(shè)計</b>教程之<b class='flag-5'>Allegro</b>工具的使用說明

    PCB設(shè)計軟件Allegro的學(xué)習(xí)教程免費(fèi)下載

    本文檔的主要內(nèi)容詳細(xì)介紹的是PCB設(shè)計軟件Allegro的學(xué)習(xí)教程免費(fèi)下載包括了:Allegro學(xué)習(xí)筆記1——導(dǎo)出Gerber文件和鉆孔數(shù)
    發(fā)表于 05-15 08:00 ?0次下載
    <b class='flag-5'>PCB設(shè)計</b><b class='flag-5'>軟件</b><b class='flag-5'>Allegro</b>的學(xué)習(xí)教程免費(fèi)下載

    Cadence Allegro PCB設(shè)計詳細(xì)教程資料合集

    本文檔的主要內(nèi)容詳細(xì)介紹的是Cadence Allegro PCB設(shè)計詳細(xì)教程資料合集包括了:Allegro_常用快捷鍵說明,allegro_使用技巧總結(jié),
    發(fā)表于 06-12 17:40 ?0次下載
    Cadence <b class='flag-5'>Allegro</b> <b class='flag-5'>PCB設(shè)計</b>詳細(xì)教程資料合集

    Allegro原理圖與PCB設(shè)計.zip

    Allegro原理圖與PCB設(shè)計
    發(fā)表于 12-30 09:19 ?36次下載
    RM新时代网站-首页