DDS信號發(fā)生器采用直接數(shù)字頻率合成(Direct Digital Synthesis,簡稱DDS)技術(shù),把信號發(fā)生器的頻率穩(wěn)定度、準(zhǔn)確度提高到與基準(zhǔn)頻率相同的水平,并且可以在很寬的頻率范圍內(nèi)進行精細(xì)的頻率調(diào)節(jié)。采用這種方法設(shè)計的信號源可工作于調(diào)制狀態(tài),可對輸出電平進行調(diào)節(jié),也可輸出各種波形。
DDS(Direct Digital Synthesis)直接數(shù)字頻率合成技術(shù)由USA J.Tierncy首先提出。它是一種以數(shù)字信號處理理論為基礎(chǔ),從相位概念出發(fā)直接合成所需波形的一種新的全數(shù)字技術(shù)的頻率合成方法。DDS主要出現(xiàn)在數(shù)字混頻系統(tǒng)中。在數(shù)字混頻中,通過DDS產(chǎn)生正交的本地振蕩信號即正、余弦信號與輸入信號相乘實現(xiàn)頻譜搬移,如通信系統(tǒng)的調(diào)制、解調(diào)。目前FPGA實現(xiàn)DDS有三種途徑:基于IIR濾波器的實現(xiàn)方法、基于查找表LUT的實現(xiàn)方法以及基于CORDIC算法的實現(xiàn)方法。其中采用LUT的方法較為通用且比較容易實現(xiàn)。
一個典型的基于LUT的DDS系統(tǒng)由相位累加器和波形存儲器兩部分構(gòu)成,如圖1所示。圖中相位累加器的位寬為nbit,步進值為μ,LUT的深度N為2n,寬度為Lbit。LUT中依相位順序存儲一個周期的波形數(shù)據(jù)。
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報投訴
相關(guān)推薦
LUT中文名字叫查找表。以7系列的FPGA為例,每一個Slice里面有四個LUT。FPGA就是通過LUT實現(xiàn)大量的組合邏輯,以及SLICEM里面的LUT還可以構(gòu)成RAM,Shift R
發(fā)表于 03-13 10:28
?3113次閱讀
想要了解以下術(shù)語的確切含義:“使用的LUT觸發(fā)器對的數(shù)量”“帶有未使用的觸發(fā)器的號碼”“帶有未使用LUT的數(shù)字”“最常用的LUT-FF對的數(shù)量”“獨特控制集的數(shù)量”什么是7系列的“LUT
發(fā)表于 10-23 10:21
一個DDS應(yīng)用,我想使用Xilinx DDS IP內(nèi)核生成任意波形,但我看到的是DDS只能生成正弦或余弦波形數(shù)據(jù)。你知道如何用其他數(shù)據(jù)替換正弦波形LUT嗎?如果可以修改該
發(fā)表于 02-12 08:07
嗨,我是FPGA設(shè)計數(shù)字系統(tǒng)的初學(xué)者。我對合成的結(jié)果有疑問。當(dāng)我設(shè)計一個簡單的15位2輸入加法器或11位3輸入加法器時,合成結(jié)果示意圖有LUT6,LUT2,CARRY4嵌段。我知道LUT
發(fā)表于 05-25 09:22
DDS的結(jié)構(gòu)和在系統(tǒng)設(shè)計中的優(yōu)勢以及D A轉(zhuǎn)換器在DDS中的應(yīng)用:
發(fā)表于 06-10 11:11
?34次下載
DDS,什么是DDS,DDS的結(jié)構(gòu)
DDS概述
直接數(shù)字式頻率綜合器DDS(Direct Digital Synthesizer),
發(fā)表于 09-03 08:42
?4556次閱讀
DDS是什么意思,DDS結(jié)構(gòu),DDS原理是什么
什么叫DDS
直接數(shù)字式頻率合成器DDS(Direct Digital Synthesi
發(fā)表于 03-08 16:56
?4.7w次閱讀
基于DSP和DDS技術(shù)的氣體濃度檢測系統(tǒng)
發(fā)表于 10-19 14:48
?17次下載
DDS架構(gòu)基本原理隨著數(shù)字技術(shù)在儀器儀表和通信系統(tǒng)中的廣泛使用,可從參考頻率源產(chǎn)生多個頻率的數(shù)字控制方法誕生
發(fā)表于 11-14 10:00
?1.1w次閱讀
LUT如何如何構(gòu)成邏輯函數(shù);2個LUT通過互連可以構(gòu)成7bit輸入,單bit輸出的邏輯。實現(xiàn)方式為兩個LUT的輸入信號A1,A2,A3,A4,A5,A6接到一起,輸出信號經(jīng)過選擇器選擇輸出,選擇器的選擇信號也是邏輯函數(shù)的一個輸入
發(fā)表于 10-26 14:31
?1.1w次閱讀
在Versal ACAP中,同一個CLB內(nèi)同一列的LUT是可以級聯(lián)的,這是與前一代FPGA UltraScale+系列的一個顯著不同點。這里我們先看看Versal中LUT的結(jié)構(gòu),如下圖所示(圖片來源
發(fā)表于 03-27 09:52
?3330次閱讀
因為當(dāng)輸入數(shù)據(jù)的位數(shù)遠大于一個LUT的輸入時,就需要用多個LUT級聯(lián)來實現(xiàn)邏輯,那么級聯(lián)產(chǎn)生的延時也就不可避免了,這樣就會制約系統(tǒng)的運行頻率。那么為了避免級聯(lián)數(shù)過于多,就采用插入寄存器的方法來實現(xiàn)
發(fā)表于 11-09 14:43
?2297次閱讀
電子發(fā)燒友網(wǎng)為你提供Maxim(Maxim)MAX6828LUT+T相關(guān)產(chǎn)品參數(shù)、數(shù)據(jù)手冊,更有MAX6828LUT+T的引腳圖、接線圖、封裝手冊、中文資料、英文資料,MAX6828LUT+T真值表,MAX6828
發(fā)表于 12-21 23:30
本文對DDS以及基于DDS的SOA系統(tǒng)的測試策略進行探討,并介紹DDS測試方案。
發(fā)表于 08-04 14:52
?2198次閱讀
首先開門見山的回答這個問題——LUT的作用是 **實現(xiàn)所有的邏輯函數(shù)** ,也就是類似于計算Y=A&B+C+D之類的算式結(jié)果!
發(fā)表于 06-28 10:56
?3357次閱讀
評論