RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

SiP與Chiplet成先進(jìn)封裝技術(shù)發(fā)展熱點(diǎn)

我快閉嘴 ? 來源:中國電子報(bào) ? 作者:陳炳欣 ? 2020-09-17 17:43 ? 次閱讀

隨著摩爾定律面臨諸多瓶頸、先進(jìn)工藝逼近物理極限,業(yè)界普遍認(rèn)為,先進(jìn)封裝會(huì)成為下一階段半導(dǎo)體技術(shù)的重要發(fā)展方向。長電科技作為全球領(lǐng)先的封測(cè)廠商之一,在先進(jìn)封裝領(lǐng)域也進(jìn)行了大量的研發(fā)與布局。針對(duì)先進(jìn)封裝的市場(chǎng)需求、技術(shù)發(fā)展趨勢(shì),記者采訪了長電科技技術(shù)市場(chǎng)副總裁包旭升。

先進(jìn)封裝市場(chǎng)逐年增長

近年來,封裝技術(shù)在半導(dǎo)體領(lǐng)域發(fā)揮的作用越來越大,越來越多前道工藝需要完成的步驟被引入后道工藝當(dāng)中,兩者的界限變得越來越模糊。隨之而來的是,越來越多超越傳統(tǒng)封裝理念的先進(jìn)封裝技術(shù)被提出,系統(tǒng)級(jí)封裝(SiP)、晶圓級(jí)封裝(WSP)、2.5D/3D封裝等的應(yīng)用越來越廣泛。統(tǒng)計(jì)數(shù)據(jù)顯示,從2017年到2023年,整個(gè)半導(dǎo)體封裝市場(chǎng)的營收將以5.2%的復(fù)合年增長率增長,而先進(jìn)封裝市場(chǎng)將以7%的復(fù)合年增長率增長,市場(chǎng)規(guī)模到2023年將增長至390億美元。另一方面,傳統(tǒng)封裝市場(chǎng)的復(fù)合年增長率則低于3.3%。

針對(duì)市場(chǎng)需求的發(fā)展變化趨勢(shì),包旭升指出,需求不會(huì)無緣無故出現(xiàn),當(dāng)前市場(chǎng)最大的驅(qū)動(dòng)因素來自于對(duì)數(shù)字芯片的 SiP封裝需求。因?yàn)槟柖赡壳耙呀?jīng)走到5nm節(jié)點(diǎn),正在開發(fā) 3nm,還有人在討論1nm。但是,隨之而來的是芯片制造成本的大幅增加,并不是每個(gè)公司都能承擔(dān)得起幾億元的芯片流片費(fèi)用,一個(gè)保險(xiǎn)的方式就是,把經(jīng)過驗(yàn)證的芯片做成標(biāo)準(zhǔn)化的小芯片,再用 SiP封裝技術(shù)整合到一起,這樣就產(chǎn)生了對(duì)Chiplet SiP的需求。此外,模擬芯片對(duì)先進(jìn)封裝的需求也很高。5G 時(shí)代,頻譜、信號(hào)復(fù)雜度大為提高,對(duì)射頻器件、濾波器等的技術(shù)要求越來越高。如何才能實(shí)現(xiàn)一個(gè)手機(jī)走遍天下?這就需要不斷地集成各種頻段資源,集成元件數(shù)量翻倍的增加。與此同時(shí),功耗增加但手機(jī)的尺寸不能增大。如何在有限的空間內(nèi)集成更多的元件?SiP就是當(dāng)前最有效的技術(shù)。

SiP與Chiplet成技術(shù)發(fā)展熱點(diǎn)

正是因?yàn)槭袌?chǎng)對(duì)SiP封裝的廣泛需求,SiP成為當(dāng)前應(yīng)用最為廣泛的先進(jìn)封裝技術(shù)之一。據(jù)介紹,SiP是先進(jìn)封裝中帶有系統(tǒng)功能的多芯片與器件的一種封裝形式總稱,它可以將一顆或多顆芯片及被動(dòng)元件整合在一個(gè)封裝模塊當(dāng)中,從而實(shí)現(xiàn)具有完整功能的電路集成。這種封裝方式可以降低成本,縮短上市時(shí)間,同時(shí)克服了芯片系統(tǒng)集成過程中面臨的工藝兼容、信號(hào)混合、噪聲干擾、電磁干擾等難題。

另外,隨著先進(jìn)封裝技術(shù)的發(fā)展,一種小芯片(Chiplet)的發(fā)展理念又被提出,成為當(dāng)前封裝領(lǐng)域最熱門的話題之一。包旭升認(rèn)為,Chiplet其實(shí)也可以算是一種SiP技術(shù),是系統(tǒng)級(jí)芯片(SoC)中 IP模塊的芯片化。其主要目的是為了提高良率和降低成本,同時(shí)提高設(shè)計(jì)的靈活度,降低設(shè)計(jì)周期。一般來說,一顆SoC芯片中會(huì)包含許多不同的IP模塊,隨著芯片制造工藝已經(jīng)演進(jìn)到7/5 nm,但并不是所有IP模塊都需要做到7/5 nm,把一些IP模塊單獨(dú)拿出來,做成一個(gè)標(biāo)準(zhǔn)化功能的小芯片,這個(gè)就可以稱為Chiplet。它相當(dāng)于一個(gè)標(biāo)準(zhǔn)化的元件,當(dāng)這個(gè)單獨(dú)的標(biāo)準(zhǔn)化元件制造完成之后,可以再和其他的功能模塊,如存儲(chǔ)芯片、應(yīng)用處理器等封裝在一起,就可以做成一個(gè)SiP模塊,執(zhí)行復(fù)雜的功能。 Chiplet SiP多見于 2.5D 高端 FcBGA 封裝以做高速運(yùn)算等應(yīng)用。這種封裝目前發(fā)展迅速,主要晶圓廠都在花巨資建設(shè)開發(fā)這種封裝產(chǎn)能。Chiplet SiP的另一個(gè)方向是用于模擬類芯片的封裝,例如 RFMEMS 等。在這個(gè)領(lǐng)域,OSAT 廠商布局了很多。

SiP和Chiplet也是長電科技重點(diǎn)發(fā)展的技術(shù)?!澳壳拔覀冎攸c(diǎn)發(fā)展幾種類型的先進(jìn)封裝技術(shù)。首先就是系統(tǒng)級(jí)封裝(SiP),隨著5G的部署加快,這類封裝技術(shù)的應(yīng)用范圍將越來越廣泛。其次是應(yīng)用于Chiplet SiP的 2.5D/3D封裝,以及晶圓級(jí)封裝,并且利用晶圓級(jí)技術(shù)在射頻特性上的優(yōu)勢(shì)推進(jìn)扇出型(Fan-Out)封裝。此外,我們也在開發(fā)部分應(yīng)用于汽車電子和大數(shù)據(jù)存儲(chǔ)等發(fā)展較快的熱門封裝類型?!卑裆赋?。

不應(yīng)機(jī)械劃分“先進(jìn)”與“低端”

傳統(tǒng)上,封裝的目的是將切割好的芯片進(jìn)行固定、引線和塑封保護(hù)。但隨著半導(dǎo)體技術(shù)的發(fā)展,越來越多前道工藝需要完成的步驟被引入后道工藝當(dāng)中,兩者的界限變得越來越模糊。隨之而來的是,越來越多超越傳統(tǒng)封裝理念的先進(jìn)封裝技術(shù)被提出。

但對(duì)長電科技而言,先進(jìn)封裝和傳統(tǒng)封裝的概念不應(yīng)被機(jī)械地理解。這兩者并不是絕對(duì)劃分的。做一個(gè)形象的比喻,不同的封裝技術(shù)就像是工具箱中不同類型的工具。在不同的應(yīng)用中使用不同的工具。這樣理解其實(shí)封裝技術(shù)并沒有什么“先進(jìn)”或“低端”的區(qū)別,只有適用或者不適用之分。比如汽車電子產(chǎn)品用到的封裝技術(shù)多為已有且量產(chǎn)的封裝技術(shù)。因?yàn)槠囯娮訉?duì)可靠性的要求很高,所以用到的封裝技術(shù)都必須是量產(chǎn)的且在消費(fèi)類、計(jì)算類等產(chǎn)品中經(jīng)過充分驗(yàn)證的技術(shù),才會(huì)用到汽車電子產(chǎn)品中。

“當(dāng)然,我們看到一個(gè)新的趨勢(shì),即原來汽車電子中用到更多的封裝技術(shù)是比較傳統(tǒng)的,現(xiàn)在正在逐步擴(kuò)展到很多高I/O、高密度的封裝技術(shù),例如 WB BGA, FCBGA-SiP等。因此以前汽車電子中使用的多為電控元件,這些產(chǎn)品大多采用的是TO、SOP、SOT、QFN 等相對(duì)傳統(tǒng)的封裝技術(shù)。如今,隨著5G的普及,汽車電子智能化功能得到擴(kuò)展,比如駕駛艙內(nèi)一些車載信息娛樂系統(tǒng)的內(nèi)容得到大大擴(kuò)展,大屏的使用率不斷提高。這就是意味著控制芯片的 I/O進(jìn)一步增多,對(duì)處理器的響應(yīng)速度要求進(jìn)一步提高。在這種需求下,WB BGA 和 fcCSP 等類型的封裝就被應(yīng)用到汽車電子產(chǎn)品中。ADAS 系統(tǒng)普及,基于 FCBGA 技術(shù)的SiP需求也在不斷增長。也就是說,先進(jìn)封裝和傳統(tǒng)封裝是相對(duì)而言的,并不應(yīng)當(dāng)只重視先進(jìn)封裝的開發(fā),而忽略傳統(tǒng)封裝技術(shù)的發(fā)展。不論是 2.5D/3D 封裝,或者是 FEM SiP,還是用到第三代半導(dǎo)體的 TO、SOT封裝技術(shù)都在進(jìn)一步發(fā)展當(dāng)中,都應(yīng)受到關(guān)注。只要市場(chǎng)應(yīng)用在高速發(fā)展,所需的封裝技術(shù)就會(huì)受到關(guān)注并快速發(fā)展?!卑裆龔?qiáng)調(diào)。
責(zé)任編輯:tzh

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 芯片
    +關(guān)注

    關(guān)注

    455

    文章

    50714

    瀏覽量

    423136
  • 晶圓
    +關(guān)注

    關(guān)注

    52

    文章

    4890

    瀏覽量

    127931
  • 封裝
    +關(guān)注

    關(guān)注

    126

    文章

    7873

    瀏覽量

    142893
  • 5G
    5G
    +關(guān)注

    關(guān)注

    1354

    文章

    48436

    瀏覽量

    563958
  • chiplet
    +關(guān)注

    關(guān)注

    6

    文章

    431

    瀏覽量

    12584
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    SiP技術(shù)的結(jié)構(gòu)、應(yīng)用及發(fā)展方向

    引言 系統(tǒng)級(jí)封裝(SiP)技術(shù)是現(xiàn)代電子領(lǐng)域的革命性進(jìn)展,將多個(gè)有源元件和無源器件集成在單個(gè)封裝中,實(shí)現(xiàn)特定的系統(tǒng)功能。先進(jìn)
    的頭像 發(fā)表于 12-18 09:11 ?218次閱讀
    <b class='flag-5'>SiP</b><b class='flag-5'>技術(shù)</b>的結(jié)構(gòu)、應(yīng)用及<b class='flag-5'>發(fā)展</b>方向

    Chiplet先進(jìn)封裝中的重要性

    Chiplet標(biāo)志著半導(dǎo)體創(chuàng)新的新時(shí)代,封裝是這個(gè)設(shè)計(jì)事業(yè)的內(nèi)在組成部分。然而,雖然Chiplet封裝技術(shù)攜手合作,重新定義了芯片集成的可
    的頭像 發(fā)表于 12-10 11:04 ?253次閱讀
    <b class='flag-5'>Chiplet</b>在<b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b>中的重要性

    先進(jìn)封裝技術(shù)-7扇出型板級(jí)封裝(FOPLP)

    混合鍵合技術(shù)(下) 先進(jìn)封裝技術(shù)(Semiconductor Advanced Packaging) - 3 Chiplet 異構(gòu)集成(上
    的頭像 發(fā)表于 12-06 11:43 ?528次閱讀
    <b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b><b class='flag-5'>技術(shù)</b>-7扇出型板級(jí)<b class='flag-5'>封裝</b>(FOPLP)

    先進(jìn)封裝技術(shù)- 6扇出型晶圓級(jí)封裝(FOWLP)

    Advanced Packaging) - 4 Chiplet 異構(gòu)集成(下) 先進(jìn)封裝技術(shù)(Semiconductor Advanced Packaging) - 5 TSV 異構(gòu)
    的頭像 發(fā)表于 12-06 11:37 ?414次閱讀
    <b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b><b class='flag-5'>技術(shù)</b>- 6扇出型晶圓級(jí)<b class='flag-5'>封裝</b>(FOWLP)

    芯和半導(dǎo)體將參加2024集電路特色工藝與先進(jìn)封裝測(cè)試產(chǎn)業(yè)技術(shù)論壇

    芯和半導(dǎo)體將于本周五(11月29日)參加在四川成都舉辦的“2024集電路特色工藝與先進(jìn)封裝測(cè)試產(chǎn)業(yè)技術(shù)論壇暨四川省集成電路博士后學(xué)術(shù)交流活動(dòng)”。作為國內(nèi)
    的頭像 發(fā)表于 11-27 16:46 ?505次閱讀

    系統(tǒng)級(jí)封裝(SiP)技術(shù)介紹

    Si3P框架簡介 系統(tǒng)級(jí)封裝(SiP)代表電子封裝技術(shù)的重大進(jìn)步,將多個(gè)有源和無源元件組合在單個(gè)封裝中。本文通過Si3P框架探討
    的頭像 發(fā)表于 11-26 11:21 ?432次閱讀
    系統(tǒng)級(jí)<b class='flag-5'>封裝</b>(<b class='flag-5'>SiP</b>)<b class='flag-5'>技術(shù)</b>介紹

    芯和半導(dǎo)體將出席SiP先進(jìn)半導(dǎo)體封測(cè)技術(shù)論壇

    作為電子制造行業(yè)口碑展會(huì),“NEPCON ASIA 亞洲電子生產(chǎn)設(shè)備暨微電子工業(yè)展”將于11月6-8日在深圳國際會(huì)展中心(寶安)舉辦。在大會(huì)“SiP先進(jìn)半導(dǎo)體封測(cè)技術(shù)”論壇中,芯和半導(dǎo)體創(chuàng)始人
    的頭像 發(fā)表于 11-06 15:47 ?272次閱讀

    AI網(wǎng)絡(luò)物理層底座: 大算力芯片先進(jìn)封裝技術(shù)

    隨著人工智能(AI)技術(shù)的迅猛發(fā)展,我們正站在第四次工業(yè)革命的風(fēng)暴中, 這場(chǎng)風(fēng)暴也將席卷我們整個(gè)芯片行業(yè),特別是先進(jìn)封裝領(lǐng)域。Chiplet
    發(fā)表于 09-11 09:47 ?633次閱讀
    AI網(wǎng)絡(luò)物理層底座: 大算力芯片<b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b><b class='flag-5'>技術(shù)</b>

    AI應(yīng)用致復(fù)雜SoC需求暴漲,2.5D/Chiplet先進(jìn)封裝技術(shù)的機(jī)遇和挑戰(zhàn)

    電子發(fā)燒友網(wǎng)報(bào)道(文/吳子鵬)先進(jìn)封裝包括倒裝焊、2.5D封裝、3D封裝、晶圓級(jí)封裝Chiplet
    的頭像 發(fā)表于 07-16 01:20 ?3019次閱讀
    AI應(yīng)用致復(fù)雜SoC需求暴漲,2.5D/<b class='flag-5'>Chiplet</b>等<b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b><b class='flag-5'>技術(shù)</b>的機(jī)遇和挑戰(zhàn)

    Chiplet是否也走上了集成競(jìng)賽的道路?

    Chiplet會(huì)將SoC分解微小的芯片,各公司已開始產(chǎn)生新的想法、工具和“Chiplet平臺(tái)”,旨在將這些Chiplet橫向或縱向組裝成先進(jìn)
    的頭像 發(fā)表于 02-23 10:35 ?913次閱讀
    <b class='flag-5'>Chiplet</b>是否也走上了集成競(jìng)賽的道路?

    半導(dǎo)體先進(jìn)封裝技術(shù)

    共讀好書 半導(dǎo)體產(chǎn)品在由二維向三維發(fā)展,從技術(shù)發(fā)展方向半導(dǎo)體產(chǎn)品出現(xiàn)了系統(tǒng)級(jí)封裝SiP)等新的封裝方式,從
    的頭像 發(fā)表于 02-21 10:34 ?881次閱讀
    半導(dǎo)體<b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b><b class='flag-5'>技術(shù)</b>

    Sip技術(shù)是什么?Sip封裝技術(shù)優(yōu)缺點(diǎn)

    SiP(System in Package)技術(shù)是一種先進(jìn)封裝技術(shù),SiP
    發(fā)表于 02-19 15:22 ?3499次閱讀
    <b class='flag-5'>Sip</b><b class='flag-5'>技術(shù)</b>是什么?<b class='flag-5'>Sip</b><b class='flag-5'>封裝</b><b class='flag-5'>技術(shù)</b>優(yōu)缺點(diǎn)

    傳統(tǒng)封裝先進(jìn)封裝的區(qū)別

    半導(dǎo)體器件的性能;芯片級(jí)封裝、系統(tǒng)封裝等是現(xiàn)在第三次革新的產(chǎn)物,其目的就是將封裝面積減到最小。半導(dǎo)體產(chǎn)品在由二維向三維發(fā)展,從技術(shù)發(fā)展方向半
    的頭像 發(fā)表于 01-16 09:54 ?1346次閱讀
    傳統(tǒng)<b class='flag-5'>封裝</b>和<b class='flag-5'>先進(jìn)</b><b class='flag-5'>封裝</b>的區(qū)別

    什么是Chiplet技術(shù)?Chiplet技術(shù)有哪些優(yōu)缺點(diǎn)?

    組件。這種技術(shù)的核心思想是將大型集成電路拆分成更小、更模塊化的部分,以便更靈活地設(shè)計(jì)、制造和組裝芯片。Chiplet技術(shù)可以突破單芯片光刻面積的瓶頸,減少對(duì)先進(jìn)工藝制程的依賴,提高芯片
    的頭像 發(fā)表于 01-08 09:22 ?5184次閱讀

    來elexcon半導(dǎo)體展,看「先進(jìn)封裝」重塑產(chǎn)業(yè)鏈

    中國半導(dǎo)體行業(yè)協(xié)會(huì)副秘書長兼封測(cè)分會(huì)秘書長徐冬梅受邀出席大會(huì)并致辭,她表示,本次大會(huì)立足本土、協(xié)同全球,重點(diǎn)關(guān)注異構(gòu)集成Chiplet技術(shù)、先進(jìn)封裝
    的頭像 發(fā)表于 12-29 16:36 ?715次閱讀
    RM新时代网站-首页