AXI4接口協(xié)議的基礎知識
AXI-4 Memory Mapped也被稱之為AXI-4 Full，它是AXI4接口協(xié)議的基礎，其他AXI4接口是該接口的變形?？傮w而言，AXI-4 Memory Mapped由五個通道構成，如下圖所示：寫地址通道、寫數據通道、寫響應通道、讀地址通道和讀數據通道。
上圖中的箭頭方向表明了信號的流向（主到從或從到主）。例如：對于寫通道，主設備把數據發(fā)送給從設備，同時從設備給主設備發(fā)送響應信號，表明數據交易的完成。對于讀通道，從設備根據主設備提供的地址信息把數據發(fā)送給主設備。
每個通道都有自己的VALID/READY握手信號對，如下圖所示。只有當握手信號同時有效時，該通道其他信號才有效。
寫地址通道
對于寫地址通道，這里主要介紹以下幾個信號，如下圖所示。寫地址通道的信號名稱均以AW開頭。從圖中可以看到除AWREADY之外，其余信號均由主設備產生傳遞給從設備。AWADDR為寫數據第一個Byte的地址，從設備會根據此值計算后續(xù)Byte地址。AWLEN+1即為突發(fā)長度，表明了發(fā)送數據的個數（不是Byte數）。
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
接口協(xié)議
+關注
關注
5文章
41瀏覽量
18534 -
AXI4
+關注
關注
0文章
20瀏覽量
8887
原文標題：深入理解AXI-4 Memory Mapped 接口協(xié)議
文章出處：【微信號：Lauren_FPGA，微信公眾號：FPGA技術驛站】歡迎添加關注！文章轉載請注明出處。
發(fā)布評論請先 登錄
相關推薦
如何使用AXI VIP在AXI4(Full)主接口中執(zhí)行驗證和查找錯誤
在 AXI 基礎第 2 講 一文中，曾提到賽靈思 Verification IP (AXI VIP) 可用作為 AXI 協(xié)議檢查工具。在本次第4
發(fā)表于 07-08 09:31
?2892次閱讀
看看在SpinalHDL中AXI4總線互聯(lián)IP的設計
無論是做SOC設計還是FPGA設計，AXI4總線是經常提及的。關于AXI4總線關于什么是AXI4總線的定義，網絡上相關的文章不勝枚舉，也是無論是做FPGA還是ASIC都是必須要了解和掌握的知識
發(fā)表于 08-02 14:28
SoC Designer AXI4協(xié)議包的用戶指南
這是SoC Designer AXI4協(xié)議包的用戶指南。該協(xié)議包包含SoC Designer組件、探針和ARM AXI4協(xié)議的事務端口
發(fā)表于 08-10 06:30
AMBA 4 AXI4、AXI4-Lite和AXI4-流協(xié)議斷言用戶指南
您可以將協(xié)議斷言與任何旨在實現(xiàn)AMBA?4 AXI4的接口一起使用?, AXI4 Lite?, 或AXI
發(fā)表于 08-10 06:39
一文詳解ZYNQ中的DMA與AXI4總線
在ZYNQ中，支持AXI-Lite，AXI4和AXI-Stream三種總線，但PS與PL之間的接口卻只支持前兩種，AXI-Stream只能在
何謂 AXI？關于AXI3/AXI4的相關基礎知識
新的賽靈思器件設計中不可或缺的一部分。充分了解其基礎知識對于賽靈思器件的設計和調試都很有幫助。 本篇博文將介紹賽靈思器件上的 AXI3/AXI4 的相關基礎知識。首先，我們將從一些通俗
ZYNQ中DMA與AXI4總線
和接口的構架 在ZYNQ中，支持AXI-Lite，AXI4和AXI-Stream三種總線，但PS與PL之間的接口卻只支持前兩種，
AXI3與AXI4寫響應的依賴區(qū)別?
上面兩圖的區(qū)別是相比AXI3，AXI4協(xié)議需要確認AWVALID、AWREADY握手完成才能回復BVALID。為什么呢？
AXI4協(xié)議五個不同通道的握手機制
AXI4 協(xié)議定義了五個不同的通道，如 AXI 通道中所述。所有這些通道共享基于 VALID 和 READY 信號的相同握手機制
FPGA AXI4協(xié)議學習筆記(二)
上文FPGA IP之AXI4協(xié)議1_協(xié)議構架對協(xié)議框架進行了說明，本文對AXI4接口的信號進行說
FPGA AXI4協(xié)議學習筆記(三)
上文FPGA IP之AXI4協(xié)議1_信號說明把AXI協(xié)議5個通道的接口信息做了說明，本文對上文說的信號進行詳細說明。
漫談AMBA總線-AXI4協(xié)議的基本介紹
本文主要集中在AMBA協(xié)議中的AXI4協(xié)議。之所以選擇AXI4作為講解，是因為這個協(xié)議在SoC、IC設計中應用比較廣泛。
發(fā)表于 01-17 12:21
?2367次閱讀
SoC設計中總線協(xié)議AXI4與AXI3的主要區(qū)別詳解
AXI4和AXI3是高級擴展接口（Advanced eXtensible Interface）的兩個不同版本，它們都是用于SoC（System on Chip）設計中的總線協(xié)議，用于處
Xilinx NVMe AXI4主機控制器，AXI4接口高性能版本介紹
NVMe AXI4 Host Controller IP可以連接高速存儲PCIe SSD，無需CPU，自動加速處理所有的NVMe協(xié)議命令，具備獨立的數據寫入和讀取AXI4接口，不但適用
AMBA AXI4接口協(xié)議概述
AMBA AXI4（高級可擴展接口 4）是 ARM 推出的第四代 AMBA 接口規(guī)范。AMD Vivado Design Suite 2014 和 ISE Design Suite 1
工商網監(jiān)
評論