本篇為邏輯電平系列文章中的第一篇，主要介紹邏輯電平相關(guān)的一些基本概念。后續(xù)將會介紹常見的單端邏輯電平（針對CMOS的閂鎖效應(yīng)進(jìn)行詳細(xì)介紹）、差分邏輯電平、單端邏輯電平的互連、差分邏輯電平的互連、一些特殊功能的互連、邏輯互連中的電流倒灌問題、以及邏輯電平的轉(zhuǎn)換等。

1、常見邏輯電平

常見的邏輯電平如下：

• 單端：TTL、CMOS、LVTTL、LVCMOS、GTL、BTL、ETL、GTLP、SSTL2-I、SSTL2-II、SSTL3-I、SSTL3-II、HSTL-I、HSTL-II、HSTL-III、HSTL-IV、HSUL_12、POD12、POD10等；
• 差分：ECL、PECL、LVPECL、LVDS、BLVDS、LP-LVDS、CML、DIFF_HSTL、DIFF_SSTL、DIFF_HSUL、TMDS、PPDS、RSDS等。

TTL邏輯輸出形式包括集電極開路輸出（OC）、三態(tài)門輸出（TSL）、復(fù)合管（達(dá)林頓管）和圖騰柱輸出。

開路的TTL、CMOS、ECL門分別稱為集電極開路（OC）、漏極開路（OD）、發(fā)射極開路（OE），使用時OC、OD門需要接阻值合適的上拉電阻，OE門需要接阻值合適的下拉電阻。

常見邏輯電平的標(biāo)準(zhǔn)如下：

• RS232：ANSI/TIA/EIA-232-F-1997
• RS422：ANSI/TIA/EIA-422-B
• RS485：ANSI/TIA/EIA-485-A
• LVTTL/LVCMOS：JESD8-5，JESD8-B
• SSTL：JESD8-8，JESD8-9B，JESD8-15
• HSTL：JESD8-6
• POD12：JESD8-24
• LVDS：ANSI/TIA/EIA 644
• SCI-LVDS：IEEE 1596.3
• MLVDS：ANSI/TIA/EIA 899-2001

2、邏輯電平的基本概念

• 輸入高電平下限（Vih）：保證邏輯門的輸入為高電平時所允許的最小輸入高電平，當(dāng)輸入電平高于Vih時，則認(rèn)為輸入電平為高電平。
• 輸入低電平上限（Vil）：保證邏輯門的輸入為低電平時所允許的最大輸入低電平，當(dāng)輸入電平低于Vil時，則認(rèn)為輸入電平為低電平。
• 輸出高電平下限（Voh）：保證邏輯門的輸出為高電平時的輸出電平的最小值（最小輸出高電平），邏輯門的輸出為高電平時的電平值都必須大于此Voh。
• 輸出低電平上限（Vol）：保證邏輯門的輸出為低電平時的輸出電平的最大值（最大輸出低電平），邏輯門的輸出為低電平時的電平值都必須小于此Vol。
• 閥值電平(Vt)：數(shù)字電路芯片都存在一個閾值電平，就是電路剛剛勉強能翻轉(zhuǎn)動作時的電平。它是一個界于Vil、Vih之間的電壓值，對于CMOS電路的閾值電平，基本上是二分之一的電源電壓值，但要保證穩(wěn)定的輸出，則必須要求輸入高電平>Vih，輸入低電平＜Vil。對于一般的邏輯電平，以上參數(shù)的關(guān)系如下：Voh>Vih>Vt>Vil>Vol。
• Ioh：邏輯門輸出為高電平時的負(fù)載電流（為拉電流）。
• Iol：邏輯門輸出為低電平時的負(fù)載電流（為灌電流）。
• Iih：邏輯門輸入為高電平時的電流（為灌電流）。
• Iil：邏輯門輸入為低電平時的電流（為拉電流）。

3、電壓驅(qū)動和電流驅(qū)動

在傳輸線理論分析的時候，總是分析一個電壓波形的傳遞，并未考慮電流能力（驅(qū)動電流的大?。?，而事實上，對于高速信號來說，為了要快速響應(yīng)，或者長距離傳輸，都是采用電流驅(qū)動的。

LVDS/LVPECL/CML等電平，在輸入端都有匹配電阻（50/100歐姆），這些電阻對于輸入門來說承擔(dān)的是把電流轉(zhuǎn)換成電壓的任務(wù)。因為對于一個輸入邏輯門來說，它對電流的需求并不大，它需要的是足夠的電壓幅度。既然芯片需要的是電壓幅度，為何輸出端不直接把電壓傳遞過來呢。那是因為電壓傳遞速度比較慢，并且容易受到干擾。而電流驅(qū)動反應(yīng)速度快，抗干擾能力強。

電流驅(qū)動型鏈路，在接收端都有一個電流轉(zhuǎn)成電壓的電路（這個電路同時也承擔(dān)著匹配的任務(wù)）。

大家可以理解一下TTL/CMOS電路，如果驅(qū)動能力比較弱的話，信號的上升沿和下降沿就會很緩，能傳的頻率就會很低。雖然單端信號如TTL/CMOS信號的頻率特性與驅(qū)動電流有關(guān)，但還是應(yīng)該稱這類的信號為電壓驅(qū)動類型的信號。

4、扇入扇出系數(shù)

扇入系數(shù)，是指門電路允許的輸入端數(shù)目。一般TTL電路的扇入系數(shù)Nr為1～5，最多不超過8。若芯片輸入端數(shù)多于實際要求的數(shù)目，可將芯片多余輸入端接高電平(VCC)或接低電平(GND)。

扇出系數(shù)，是指一個門的輸出端所能驅(qū)動同類型門的個數(shù)，或稱負(fù)載能力。Nc=IOLMAX/IILMAX，這是一個通俗的定義，一般用在TTL電路的定義中。其中IOLMAX為最大允許灌電流，IILMAX是一個負(fù)載門灌入本級的電流。

TTL電路的扇出系數(shù)Nc為8～10。

IOL/IOH是測試芯片的扇出能力，IOL是測試灌電流，IOH是測試?yán)娏鳌τ贗OH，在外面的負(fù)載增加的情況下，肯定會引起VOH降低，所以負(fù)載的個數(shù)是有限的（因為必須保證輸出電壓大于VOH）。也就是說IOH、IOL測量的是芯片輸出buffer的內(nèi)阻大?。ㄐ酒敵龉苣_跟普通的電源一樣，它的內(nèi)阻大小決定了芯片的驅(qū)動能力。內(nèi)阻越小則IOH越大，外接負(fù)載時，負(fù)載對輸出高電平的影響越小，驅(qū)動能力越大；內(nèi)阻越大，接入負(fù)載后，在負(fù)載上的分壓就小，當(dāng)小于VOH時驅(qū)動能力就不能滿足要求了）。器件的扇出能力主要取決于器件的輸出阻抗，及電源電壓和電平規(guī)格。

IOL/IOH應(yīng)該是越大越好，因為越大，該管腳驅(qū)動能力就越強，能驅(qū)動的管腳數(shù)目也越多（扇出系數(shù)）。但對于設(shè)計來說，IOL/IOH越大，需要輸出級導(dǎo)通電阻做的更小，那就要使管子的寬長比(W/L)足夠大，L制約于工藝的特征尺寸，只能再增加W，這樣會使芯片的面積增大造成成本增加，所以對于IOL/IOH需要的是合適值而非最大值。

編輯：hfy