RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Xilinx ZYNQ開發(fā)案例HelloWorld實驗工程

電子設(shè)計 ? 來源:CSDN 博主 ? 作者:ChuanjieZhu ? 2020-12-26 11:48 ? 次閱讀

前言:

使用的板子是zc702。用Vivado的IP核搭建最小系統(tǒng),包括ARM核(CPU xc7z020),DDR3(4×256M),一個UART串口(Mini USB轉(zhuǎn)串口),純PS,通過串口打印出HelloWorld,工程雖小,五臟俱全,算是一種朝圣。配置要和板子對應(yīng),大家注意修改。

操作步驟:

硬件部分

1. 新建Vivado工程。選擇芯片型號xc7z020clg484_1或者點擊Boards選擇zc702

o4YBAF9uIZyAROYQAAC-IjkjkKM942.png

2.單擊Create Block Design, 命名

pIYBAF9uIZ6AB9AxAAEx24-qZAc383.png

3.添加IP,ZYNQ7 Processing System

pIYBAF9uIaCAWm5AAADEc4BK9AU709.png

4.雙擊添加的IP,設(shè)置如下(主要是設(shè)置時鐘,內(nèi)存,輸出,默認(rèn)設(shè)置就省略不介紹了,紅色部分要設(shè)置對):

o4YBAF9uIaKAdMeBAAF0RBvoecs855.png


pIYBAF9uIaSAIPQKAAE5r0ANEy4291.png


pIYBAF9uIaaAB_JJAAFpqRKOthA764.png

5.單擊上方藍(lán)字Run Block Automation ,然后將鼠標(biāo)放在引腳處, 鼠標(biāo)變成鉛筆后迚行拖拽連線,這是給PL時鐘,完全可以不連,本實驗用不到。

o4YBAF9uIaiAfIQDAAD9lGFMRc8588.png


pIYBAF9uIaqAc-crAADChlkLRS4499.png

6.右擊 .bd文件, 單擊Generate Output Products

o4YBAF9uIauATmUTAACo1KYEgUI097.png

點擊Generate:

o4YBAF9uIa2AX3wAAACMD4IL_qs124.png

7.右擊 .bd文件, 選擇Create HDL Wrapper ,產(chǎn)生頂層文件,選擇 Let Vivado manager wrapper and auto-update 點擊OK

pIYBAF9uIbCADi3tAAGpUBzaZRE511.png


o4YBAF9uIbGANDUJAAB6T1XhjAE510.png

8. 產(chǎn)生Bit文件

pIYBAF9uIbKAE0toAAAgfNbOICM979.png

9.File->Export->Export Hardware,勾選 Include bitstream ,點擊OK

10.File->Launch SDK

軟件部分

定制的硬件和地址空間分配

o4YBAF9uIbSALGVYAADPbiE6eqo510.png

1.File->New->Application Project ,命名,點擊next,選擇自帶的模板HelloWorld

pIYBAF9uIbaAZOtjAADVqQBvrao463.png

查看一下生成的代碼

pIYBAF9uIbiAMVHoAAGJtmKc-Ng755.png

2.右擊項目名,Debug as-->Debufg Configuration

o4YBAF9uIb6Adp_CAAT_PtNyryc770.png

3.雙擊

pIYBAF9uIcCADSoDAAIWU1ay-0o227.png

4,勾選,FPGA上電,點擊Apply,點擊Debug

o4YBAF9uIcKAASa1AACw6seqN9U614.png

5.Debug界面(右上角可切換)里的Terminal窗口 設(shè)置端口(自動識別),波特率(115200),連接串口

pIYBAF9uIcSANlebAABc1Ewr3z4601.png


o4YBAF9uIcWANGHJAAAiJRxi0VI650.png

6.Debug界面 點擊這個啟動程序

pIYBAF9uIcaANOFBAABArCejD6E449.png

7.在串口調(diào)試助手串口Terminal里可見看見打印的信息

o4YBAF9uIceAdPr6AAAx4oXjBbQ991.png

或者直接run:

右擊工程名-->run as -->run configrations

雙擊紅色框選項:

o4YBAF9uIc6AYKzbAAYpuXXMjqY214.png

在STDIO Connection窗口設(shè)置串口信息:

pIYBAF9uIdSASY9OAAUMOEypyYA260.png

點擊Apply,點擊Run,在Console窗口可以看見打印的信息:

o4YBAF9uIdWAD6JZAABDHVJxKUE235.png

總結(jié):

Vivado+SDK設(shè)計流程初識,里面的每一步要在后續(xù)過程中理解是什么意思,就不會云里霧里了。軟件部分的編程也是今后學(xué)習(xí)的一個要點。

編輯:hfy
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • Xilinx
    +關(guān)注

    關(guān)注

    71

    文章

    2167

    瀏覽量

    121299
  • Zynq
    +關(guān)注

    關(guān)注

    10

    文章

    609

    瀏覽量

    47174
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    812

    瀏覽量

    66470
  • helloworld
    +關(guān)注

    關(guān)注

    0

    文章

    13

    瀏覽量

    4365
收藏 人收藏

    評論

    相關(guān)推薦

    Xilinx Zynq-7000SOC的相關(guān)資料推薦

    是廣州創(chuàng)龍基于Xilinx Zynq-7000 SoC設(shè)計的高速數(shù)據(jù)采集處理開發(fā)板,采用核心板+底板的設(shè)計方式,尺寸為180mm*130mm晶振核心板的PS端晶振Y3為33.3...
    發(fā)表于 01-03 07:50

    NOW!Xilinx SDSoC開發(fā)環(huán)境支持16nm Zynq UltraScale+ MPSoC器件

    通過RTL(寄存器傳輸級)語言來編程,一般的軟件工程師是很難掌握的。SDSoC方便易用,大大降低了Zynq器件的開發(fā)難度,進一步降低了Zynq開發(fā)
    發(fā)表于 02-08 11:10 ?276次閱讀

    基于Xilinx Zynq SoC的“小傻瓜(Snickerdoodle)”開發(fā)套件

    今天向大家推薦一款基于Xilinx Zynq SoC的低價開發(fā)板,這款開發(fā)板命名為“小傻瓜(Snickerdoodle)”,是位于美國舊金山的設(shè)計工作室krtkl
    發(fā)表于 02-08 18:04 ?309次閱讀

    Xilinx Zynq?-7000

    Xilinx Zynq?-7000
    的頭像 發(fā)表于 06-04 13:47 ?3636次閱讀

    如何使用Xilinx的仿真平臺加速自己的開發(fā)

    Xilinx針對Zynq 7000,Zynq Ultrascale + MPSoC和Microblaze的QEMU簡介。 了解如何使用Xilinx的開源強大仿真平臺加速您的
    的頭像 發(fā)表于 11-21 06:33 ?3657次閱讀

    使用Xilinx SDK進行Zynq裸金屬應(yīng)用程序開發(fā)

    Zynq-7000 AP SoC硬件和軟件開發(fā)流程中,用于嵌入式軟件開發(fā)的工具就是Xilinx SDK。Xilinx SDK是一個基于Ecl
    的頭像 發(fā)表于 05-31 08:40 ?2504次閱讀

    Xilinx:如何使用Zynq仿真平臺

    Xilinx合作伙伴和客戶展示了他們?nèi)绾问褂?b class='flag-5'>Zynq仿真平臺。
    的頭像 發(fā)表于 01-03 13:14 ?4754次閱讀

    如何使用Xilinx SDK創(chuàng)建Zynq引導(dǎo)映像

    了解如何使用Xilinx SDK創(chuàng)建Zynq引導(dǎo)映像。 我們將在通過Xilinx SDK創(chuàng)建Zynq引導(dǎo)映像時查看可以選擇/添加的引導(dǎo)參數(shù)和分區(qū)。
    的頭像 發(fā)表于 11-23 06:24 ?3923次閱讀

    基于Xilinx Zynq SoC的“小傻瓜(Snickerdoodle)”開發(fā)套件

    今天向大家推薦一款基于Xilinx Zynq SoC的低價開發(fā)板,這款開發(fā)板命名為“小傻瓜(Snickerdoodle)”,是位于美國舊金山的設(shè)計工作室krtkl
    發(fā)表于 04-18 14:24 ?1746次閱讀

    使用XIlinx的FPGA芯片開發(fā)的流水燈實驗工程文件免費下載

    本文檔的主要內(nèi)容詳細(xì)介紹的是使用XIlinx的FPGA芯片開發(fā)的流水燈實驗工程文件免費下載,可為初學(xué)者展示FPGA工作的基本過程。
    發(fā)表于 07-31 08:00 ?4次下載
    使用<b class='flag-5'>XIlinx</b>的FPGA芯片<b class='flag-5'>開發(fā)</b>的流水燈<b class='flag-5'>實驗</b><b class='flag-5'>工程</b>文件免費下載

    Vitis IDE入門helloworld程序

    第一個Xilinx Vitis IDE入門helloworld程序
    發(fā)表于 07-25 17:37 ?1266次閱讀
    Vitis IDE入門<b class='flag-5'>helloworld</b>程序

    第一個Xilinx Vitis IDE入門helloworld程序

    第一個Xilinx Vitis IDE入門helloworld程序
    發(fā)表于 01-23 06:37 ?8次下載
    第一個<b class='flag-5'>Xilinx</b> Vitis IDE入門<b class='flag-5'>helloworld</b>程序

    Xilinx Zynq上FreeRTOS的Tracealyzer

    電子發(fā)燒友網(wǎng)站提供《Xilinx Zynq上FreeRTOS的Tracealyzer.zip》資料免費下載
    發(fā)表于 12-07 14:59 ?5次下載
    <b class='flag-5'>Xilinx</b> <b class='flag-5'>Zynq</b>上FreeRTOS的Tracealyzer

    Xilinx Zynq小試FPGA開發(fā)流程

    Xilinx Zynq系列是帶有ARM Cortex-A系列CPU核的FPGA,前幾年流落到二手市場上的“礦板”就以Zynq 7010為核心,可以說是最廉價的Zynq
    的頭像 發(fā)表于 03-14 16:13 ?2173次閱讀

    Xilinx Zynq7035算力指標(biāo)

    本文介紹廣州星嵌DSP?C6657+Xilinx Zynq7035平臺下Xilinx Zynq7035算力指標(biāo)。
    的頭像 發(fā)表于 07-07 14:15 ?1335次閱讀
    <b class='flag-5'>Xilinx</b> <b class='flag-5'>Zynq</b>7035算力指標(biāo)
    RM新时代网站-首页