對于模擬電路沒學(xué)好的工程師來說，電阻只知道用來端接；電感只知道用來隔離；至于電容嘛，估計(jì)你們只知道濾波，更不用說它們的組合產(chǎn)生的作用了。不信？估計(jì)以下這個(gè)電容的用法，你也只能說濾波了吧……

上周我們雷工，哦不是，是我們姜工的文章向大家介紹了DDR的時(shí)鐘里面并聯(lián)電容的用處，讓大家驚奇的發(fā)現(xiàn)了原來電容也可以用來端接，可能已經(jīng)讓一大把粉絲獲得了一波知識(shí)的源泉。那么本期高速先生還繼續(xù)玩這個(gè)DDR的時(shí)鐘，去深挖它還有什么槽點(diǎn)。

我們先把上周所講到的這個(gè)DDR時(shí)鐘的拓?fù)湓僖淮卫鰜?，沒錯(cuò)！就是下面這個(gè)圖啦。其中上周讓雷工尷尬不已的這個(gè)電容就是下面紅色圈圈的那位了。把電容并聯(lián)到差分對間，能夠很好的對發(fā)送的信號(hào)進(jìn)行端接，目標(biāo)是使得電容的電抗值和傳輸線接近，從而起到源端端接的效果，減小時(shí)鐘的反射。

恩，這個(gè)是上篇文章的精華哈。那么我們這期的文章繼續(xù)研究這個(gè)拓?fù)洌蠹矣袥]有發(fā)現(xiàn)上面的拓?fù)淦鋵?shí)不止一個(gè)電容，看看上圖藍(lán)色圈圈的位置，其實(shí)還有一個(gè)電容哦！它一般是放在最后兩個(gè)端接電阻之間，然后下拉到地（也可以上拉到DDR電源）。這個(gè)電容到底有什么用呢？根據(jù)高速先生對你們的認(rèn)識(shí)，都接到地了，肯定又是用來濾波啦？

高速先生對此也研究了一番，我們用一個(gè)簡單的點(diǎn)對點(diǎn)的時(shí)鐘拓?fù)溥M(jìn)行驗(yàn)證哈。

如果這對差分線是理想的走線，所謂理想就是差分線的P和N長度一致，阻抗相同，分成對稱的情況下。有無電容的結(jié)果是下面這樣的。

是的，如果我們的PCB加工出來就像原理圖設(shè)計(jì)一樣是理想的情況，那這個(gè)電容的確起不了什么作用。但是我們PCB最精彩的地方就在于它的設(shè)計(jì)和加工的誤差哈。我們知道，對于一對差分線來說，對間P和N的對稱性是最為重要的事情，不然的話它們就是產(chǎn)生共模的噪聲?；旧蟻碚f，只要破壞了差分線理想狀態(tài)，這對差分線都會(huì)或多或少產(chǎn)生共模的噪聲。那么我們在有共模噪聲的情況下再去進(jìn)行對比驗(yàn)證，結(jié)果就會(huì)變得不一樣了。

可以看到，沒有了這個(gè)電容之后，接收端的波形變得扭曲，甚至是產(chǎn)生了非單調(diào)的結(jié)果。那么大家也許會(huì)問了，那你們怎么知道是不是共模噪聲的影響呢？怎么看呢？

我們可以看下圖紫色箭頭位置的波形，也就是它們產(chǎn)生的共模噪聲的位置了。

我們可以看到，當(dāng)差分線有共模噪聲的時(shí)候，這個(gè)電容其實(shí)可以為我們抑制很大部分的噪聲，因此能最大限度的還原接收端信號(hào)的完整性。

當(dāng)然如果旁邊的走線離這對時(shí)鐘很近的話，有了這個(gè)電容，自然也能使得共模噪聲串?dāng)_到旁邊走線的能量削弱啦，也就是起到減小串?dāng)_的效果。

編輯：hfy