本原創(chuàng)教程由芯驛電子科技（上海）有限公司（ALINX）創(chuàng)作，版權(quán)歸本公司所有，如需轉(zhuǎn)載，需授權(quán)并注明出處（http://www.alinx.com）。

適用于板卡型號(hào)：

PGL22G/PGL12G

1. 實(shí)驗(yàn)簡介

本實(shí)驗(yàn)練習(xí)使用ADC，實(shí)驗(yàn)中使用的ADC模塊型號(hào)為AN706，最大采樣率200Khz，精度為16位。實(shí)驗(yàn)中把AN706的2路輸入以波形方式在HDMI上顯示出來，我們可以用更加直觀的方式觀察波形，是一個(gè)數(shù)字示波器雛形。

2. 實(shí)驗(yàn)原理

AD7606是一款集成式8通道同步采樣數(shù)據(jù)采集系統(tǒng)，片內(nèi)集成輸入放大器、過壓保護(hù)電路、二階模擬抗混疊濾波器、模擬多路復(fù)用器、16位200 kSPS SAR ADC和一個(gè)數(shù)字濾波器, 2.5 V基準(zhǔn)電壓源、基準(zhǔn)電壓緩沖以及高速串行和并行接口。

AD7606采用+5V單電源供電, 可以處理±10V和±5V真雙極性輸入信號(hào), 同時(shí)所有通道均以高達(dá)200KSPS的吞吐速率采樣。輸入鉗位保護(hù)電路可以耐受最高達(dá)±16.5V的電壓。

無論以何種采樣頻率工作, AD7606的模擬輸入阻抗均為1M歐姆。它采用單電源工作方式, 具有片內(nèi)濾波和高輸入阻抗, 因此無需驅(qū)動(dòng)運(yùn)算放大器和外部雙極性電源。

AD7606抗混疊濾波器的3dB截至頻率為22kHz; 當(dāng)采樣速率為200kSPS時(shí), 它具有40dB抗混疊抑制特性。靈活的數(shù)字濾波器采用引腳驅(qū)動(dòng), 可以改善信噪比(SNR), 并降低3dB帶寬。

2.1 AD7606時(shí)序

AD7606可以對(duì)所有8路的模擬輸入通道進(jìn)行同步采樣。當(dāng)兩個(gè)CONVST引腳(CONVSTA和CONVSTB)連在一起時(shí)， 所有通道同步采樣。此共用CONVST信號(hào)的上升沿啟動(dòng)對(duì)所有模擬輸入通道的同步采樣(V1至V8)。

AD7606內(nèi)置一個(gè)片內(nèi)振蕩器用于轉(zhuǎn)換。所有ADC通道的轉(zhuǎn)換時(shí)間為tCONV。BUSY信號(hào)告知用戶正在進(jìn)行轉(zhuǎn)換， 因此當(dāng)施加CONVST上升沿時(shí)，BUSY變?yōu)檫壿嫺唠娖剑?在整個(gè)轉(zhuǎn)換過程結(jié)束時(shí)變成低電平。BUSY信號(hào)下降沿用來使所有八個(gè)采樣保持放大器返回跟蹤模式。BUSY下降沿還表示，現(xiàn)在可以從并行總線DB[15:0]讀取8個(gè)通道的數(shù)據(jù)。

2.2 AD7606配置

在AN706 8通道的AD模塊硬件電路設(shè)計(jì)中，我們對(duì)AD7606的3個(gè)配置Pin腳通過加上拉或下拉電阻來設(shè)置AD7606的工作模式。

AD7606這款芯片支持外部基準(zhǔn)電壓輸入或內(nèi)部基準(zhǔn)電壓。如果使用外部基準(zhǔn)電壓，芯片的REFIN/REFOUT需要外接一個(gè)2.5V的基準(zhǔn)源。如果使用內(nèi)部的基準(zhǔn)電壓。REFIN/REFOUT引腳為2.5V的內(nèi)部基準(zhǔn)電壓輸出。REF SELECT引腳用于選擇內(nèi)部基準(zhǔn)電壓或外部基準(zhǔn)電壓。在本模塊中，因?yàn)榭紤]到AD7606的內(nèi)部基準(zhǔn)電壓的精度也非常高（2.49V~2.505V)，所以電路設(shè)計(jì)選擇使用了內(nèi)部的基準(zhǔn)電壓。

AD7606的AD轉(zhuǎn)換數(shù)據(jù)采集可以采用并行模式或者串行模式， 用戶可以通過設(shè)置PAR/SER/BYTE SEL引腳電平來設(shè)置通信的模式。我們?cè)谠O(shè)計(jì)的時(shí)候，選擇并行模式讀取AD7606的AD數(shù)據(jù)。

AD7606的AD模擬信號(hào)的輸入范圍可以設(shè)置為±5V或者是±10V，當(dāng)設(shè)置±5V輸入范圍時(shí)，1LSB=152.58uV；當(dāng)設(shè)置±10V輸入范圍時(shí)，1LSB=305.175uV 。用戶可以通過設(shè)置RANGE引腳電平來設(shè)置模擬輸入電壓的范圍。我們?cè)谠O(shè)計(jì)的時(shí)候，選擇±5V的模擬電壓輸入范圍。

AD7606內(nèi)置一個(gè)可選的數(shù)字一階sinc濾波器，在使用較低吞吐率或需要更高信噪比的應(yīng)用中，應(yīng)使用濾波器。數(shù)字濾波器的過采樣倍率由過采樣引腳OS[2:0]控制。下表提供了用來選擇不同過采樣倍率的過采樣位解碼。

在AN706模塊的硬件設(shè)計(jì)中, OS[2:0] 已經(jīng)引到外部的接口中，FPGA或CPU可以通過控制OS[2:0]的管腳電平來選擇是否使用濾波器，以達(dá)到更高的測(cè)量精度。

2.3 AD7606 AD轉(zhuǎn)換

AD7606的輸出編碼方式為二進(jìn)制補(bǔ)碼。所設(shè)計(jì)的碼轉(zhuǎn)換在連續(xù)LSB整數(shù)的中間(既1/2LSB和3/2LSB)進(jìn)行。AD7606的LSB大小為FSR/65536。AD7606的理想傳遞特性如下圖所示：

2.4 程序設(shè)計(jì)

本實(shí)驗(yàn)顯示部分是基于前面的已有的實(shí)驗(yàn)，在彩條上疊加網(wǎng)格線和波形。

timing_gen_xy模塊完成視頻圖像的坐標(biāo)生成，x坐標(biāo)，從左到右增大，y坐標(biāo)從上到下增大。

timing_gen_xy模塊端口

grid_display模塊主要完成視頻的網(wǎng)格線疊加，本實(shí)驗(yàn)將彩條視頻輸入，然后疊加一個(gè)網(wǎng)格后輸出，提供給后面的波形顯示模塊使用。

grid_display模塊端口

wav_display顯示模塊主要是完成波形數(shù)據(jù)的疊加顯示，模塊內(nèi)含有一個(gè)雙口ram，寫端口是由ADC采集模塊寫入，讀端口是顯示模塊。

wav_display模塊端口

ad7606_sample模塊有符號(hào)數(shù)轉(zhuǎn)換為無符號(hào)數(shù)，最后位寬轉(zhuǎn)換到8bit。

ad7606_sample模塊端口

3. 實(shí)驗(yàn)現(xiàn)象

1. 將AN706模塊插入開發(fā)板的擴(kuò)展口 J8，注意1腳對(duì)齊，不要插錯(cuò)、插偏，不能帶電操作。

2. 連接AN706的輸入到信號(hào)發(fā)生器的輸出，AN706模塊本身沒有焊接SMA插頭，本實(shí)驗(yàn)為了方便，自行焊接了一個(gè)SMA插頭。

1）連接HDMI顯示器，注意：連接的是顯示器，不是筆記本電腦HDMI接口

2）下載程序，調(diào)節(jié)信號(hào)發(fā)生的頻率和幅度，AN706輸入范圍-5V-5V，為了便于觀察波形數(shù)據(jù)，建議信號(hào)輸入頻率200hz到2Khz。觀察顯示器輸出，紅色波形為CH1輸入、藍(lán)色為CH2輸入、黃色網(wǎng)格最上面橫線代表5V，最下面橫線代表-5V，中間橫線代表0V，每個(gè)豎線間隔是10個(gè)采樣點(diǎn)。