RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線(xiàn)課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

存儲(chǔ)控制器系統(tǒng)級(jí)硬件仿真與原型驗(yàn)證性能

Cadence楷登 ? 來(lái)源:Cadence楷登 ? 作者:Cadence楷登 ? 2021-03-19 09:37 ? 次閱讀

近期,來(lái)自 Kioxia 公司的 Ravi Tangirala 做了一個(gè)主題為存儲(chǔ)控制器系統(tǒng)級(jí)硬件仿真與原型驗(yàn)證性能的演講。他是 Kioxia America 公司(前東芝存儲(chǔ),之后作為獨(dú)立公司被拆分)的驗(yàn)證總監(jiān)。

存儲(chǔ)控制器作為一種很“常見(jiàn)”的 SoC,是所有 NAND 閃存的接口。盡管近些年出現(xiàn)了 3D NAND,但從存儲(chǔ)控制器的角度而言其實(shí)沒(méi)帶來(lái)什么實(shí)質(zhì)變化。

驗(yàn)證過(guò)程的核心是綜合利用 Cadence Palladium Z1 企業(yè)級(jí)仿真平臺(tái)和 Cadence Protium X1 企業(yè)級(jí)原型驗(yàn)證平臺(tái)來(lái)實(shí)現(xiàn)硬件仿真和原型驗(yàn)證。

上方圖表展示了該團(tuán)隊(duì)的工作過(guò)程。圖中紅色線(xiàn)條逐漸上升及下降,反映的是 Palladium 在項(xiàng)目周期中的使用量變化。開(kāi)始時(shí) Palladium 的使用并不多,因?yàn)?RTL 尚未完成。隨著設(shè)計(jì)的逐步完成,Palladium 使用量也隨之上升。

藍(lán)色陰影區(qū)代表了固件開(kāi)發(fā),開(kāi)始時(shí)會(huì)使用 Palladium,當(dāng)設(shè)計(jì)足夠穩(wěn)定后就會(huì)轉(zhuǎn)用 Protium。Protium 的優(yōu)勢(shì)是具有比 Palladium 更快的軟件運(yùn)行速度;不足則是由于 FPGA 布局布線(xiàn)耗時(shí)較多,需要相對(duì)多些時(shí)間來(lái)準(zhǔn)備版本。

所以在 RTL 穩(wěn)定前,Protium 并非固件團(tuán)隊(duì)的軟件開(kāi)發(fā)人員的最佳選擇;可一旦 RTL 趨于穩(wěn)定,軟件人員就會(huì)更傾向于用 Protium 做軟件測(cè)試。

樣片回片后,軟件開(kāi)發(fā)逐漸結(jié)束,Palladium 還會(huì)被用來(lái)分析樣片測(cè)試出的遺留問(wèn)題。

Palladium 仿真

上圖展示了以 Palladium 為核心的完整驗(yàn)證環(huán)境案例,SoC 運(yùn)行在位于中心仿真器內(nèi),左側(cè)為實(shí)際主機(jī)(訪(fǎng)問(wèn)閃存)和調(diào)試主機(jī)(訪(fǎng)問(wèn)調(diào)試端口)。右側(cè)連接 DIMMS 上的實(shí)際閃存,其容量巨大,同時(shí)對(duì)仿真速度有要求,因而不適合直接放在仿真器里實(shí)現(xiàn)。

Host PC 機(jī)通過(guò) SpeedBridge 硬件接口與 Palladium 連接,另一臺(tái)調(diào)試 PC 機(jī)與調(diào)試端口相連,而 DIMMS 上的 NAND 會(huì)直接與 Palladium 相連。

實(shí)際上,這個(gè)過(guò)程用到了 Palladium 的兩個(gè)操作模式:

TBA(Test Bench Acceleration)模式:應(yīng)用各種虛擬接口,比較適用于 RTL 早期驗(yàn)證過(guò)程。

ICE(In Circuit Emulation)模式:利用上圖中的真實(shí)物理接口,能夠達(dá)到最快的仿真速度,但不適用于對(duì)接口的直接驗(yàn)證。

Kioxia 總共部署了 6 臺(tái)服務(wù)器集群用于 Palladium 編譯。單次編譯可以在 3 小時(shí)內(nèi)完成,利用相關(guān)選項(xiàng),12 小時(shí)內(nèi)可以完成 30 次迭代。當(dāng)然,這種方法在 RTL 穩(wěn)定后才可真正發(fā)揮作用。

如上方圖示,經(jīng)過(guò)時(shí)鐘優(yōu)化,核心功能時(shí)鐘可達(dá)到 373% 的性能提升。需要注意的是,這是仿真性能提升,而非指 SoC 自身時(shí)鐘頻率。

以 Palladium 為核心搭建起來(lái)的硬件仿真環(huán)境,可以實(shí)現(xiàn)端到端測(cè)試(在 PC 主機(jī)上運(yùn)行的應(yīng)用軟件可以訪(fǎng)問(wèn)到實(shí)際的 NAND 存儲(chǔ)器)。

有了這樣的仿真平臺(tái),我們可以運(yùn)行測(cè)量 I/O 吞吐率的硬盤(pán)應(yīng)用,以及測(cè)試硬盤(pán)在最差情況的運(yùn)行等等。因?yàn)闇y(cè)試時(shí)間需要足夠長(zhǎng)才能生成精確的度量數(shù)據(jù),所以仿真平臺(tái)的整體性能就變得非常關(guān)鍵。上述以 Palladium 為核心的仿真平臺(tái)可以將 I/O 訪(fǎng)問(wèn)速率提升 9 倍,并將啟動(dòng)時(shí)間和 NAND 擦除時(shí)間縮短 5.5 倍。

Protium 原型驗(yàn)證

固件開(kāi)發(fā)可以實(shí)現(xiàn)從 Palladium 至 Protium 的無(wú)縫切換,因?yàn)閮烧咴谇岸耸褂猛瑯拥木幾g器。上圖可以看出,Protium 和 Palladium 兩個(gè)平臺(tái)幾乎完全一樣,都使用同樣的 Speedbridge 和 I/O 卡。

動(dòng)態(tài)配對(duì)組合

利用 Palladium 和 Protium 聯(lián)合使用流程,RTL 可以按照上圖所示同時(shí)編譯給兩大平臺(tái),使得客戶(hù)可以用 Palladium 實(shí)現(xiàn)高性能的硬件仿真,同時(shí)用 Protium 實(shí)現(xiàn)更高性能的固件開(kāi)發(fā)。由于 Protium 的編譯和布局布線(xiàn)需要 15-24 小時(shí),在設(shè)計(jì)足夠穩(wěn)定后,軟件開(kāi)發(fā)者利用雙平臺(tái)的流程會(huì)更加高效。比如完成操作系統(tǒng)啟動(dòng),保證軟件開(kāi)發(fā)人員能夠調(diào)試各自的代碼。

小結(jié)

Palladium 應(yīng)用在項(xiàng)目初期,在性能加快 373% 同時(shí),充分利用其強(qiáng)大的調(diào)試能力。

Protium 主要針對(duì)固件開(kāi)發(fā),仿真性能可以達(dá)到Palladium 的 4.6 倍。

可以利用 QTDB 實(shí)現(xiàn) Palladium 與 Protium 的快速無(wú)縫遷移。

原文標(biāo)題:【成功案例】如何利用 Palladium 和 Protium 進(jìn)行早期固件開(kāi)發(fā)

文章出處:【微信公眾號(hào):Cadence楷登】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

責(zé)任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 控制器
    +關(guān)注

    關(guān)注

    112

    文章

    16332

    瀏覽量

    177803
  • soc
    soc
    +關(guān)注

    關(guān)注

    38

    文章

    4161

    瀏覽量

    218160

原文標(biāo)題:【成功案例】如何利用 Palladium 和 Protium 進(jìn)行早期固件開(kāi)發(fā)

文章出處:【微信號(hào):gh_fca7f1c2678a,微信公眾號(hào):Cadence楷登】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    芯華章推出新一代高性能FPGA原型驗(yàn)證系統(tǒng)

    不斷發(fā)展的SoC和Chiplet芯片創(chuàng)新,特別是基于RISC-V等多種異構(gòu)處理架構(gòu)的定制化高性能應(yīng)用芯片,對(duì)硬件驗(yàn)證平臺(tái)的性能、容量、高速
    發(fā)表于 12-10 10:49 ?212次閱讀
    芯華章推出新一代高<b class='flag-5'>性能</b>FPGA<b class='flag-5'>原型</b><b class='flag-5'>驗(yàn)證</b><b class='flag-5'>系統(tǒng)</b>

    解決方案丨EasyGo新能源系統(tǒng)實(shí)時(shí)仿真應(yīng)用

    。其基本原理是用運(yùn)行著數(shù)學(xué)模型的實(shí)時(shí)仿真器來(lái)模擬實(shí)際新能源系統(tǒng)的特性行為和各種工況,同時(shí)將控制算法模型通過(guò)快速控制器進(jìn)行驗(yàn)證,兩者通過(guò)實(shí)際的
    發(fā)表于 10-18 09:37

    快速部署原型驗(yàn)證:從子卡到調(diào)試的全方位優(yōu)化

    引言原型驗(yàn)證是一種在FPGA平臺(tái)上驗(yàn)證芯片設(shè)計(jì)的過(guò)程,通過(guò)在FPGA上實(shí)現(xiàn)芯片的設(shè)計(jì)原型,使得開(kāi)發(fā)人員可以在硬件完成之前提前開(kāi)始軟件開(kāi)發(fā)和
    的頭像 發(fā)表于 09-30 08:04 ?622次閱讀
    快速部署<b class='flag-5'>原型</b><b class='flag-5'>驗(yàn)證</b>:從子卡到調(diào)試的全方位優(yōu)化

    EasyGo實(shí)時(shí)仿真丨PCS儲(chǔ)能變流器控制仿真應(yīng)用

    構(gòu)建的控制算法模型,為高精度控制系統(tǒng)開(kāi)發(fā)提供了有效測(cè)試環(huán)境,加快了開(kāi)發(fā)周期并降低了風(fēng)險(xiǎn)。本篇中用戶(hù)利用CBox快速原型控制器進(jìn)行PCS儲(chǔ)能變流器控制
    發(fā)表于 09-20 10:17

    【干貨分享】硬件在環(huán)仿真(HiL)測(cè)試

    技術(shù),通過(guò)接入真實(shí)的控制器,采用或者部分采用實(shí)時(shí)仿真模型來(lái)模擬被控對(duì)象和系統(tǒng)運(yùn)行環(huán)境,實(shí)現(xiàn)整個(gè)系統(tǒng)仿真測(cè)試。實(shí)時(shí)
    的頭像 發(fā)表于 09-19 17:15 ?884次閱讀
    【干貨分享】<b class='flag-5'>硬件</b>在環(huán)<b class='flag-5'>仿真</b>(HiL)測(cè)試

    控制器內(nèi)部的存儲(chǔ)器有哪些

    控制器(MCU)內(nèi)部的存儲(chǔ)器是微控制器系統(tǒng)的重要組成部分,它負(fù)責(zé)存儲(chǔ)程序代碼、數(shù)據(jù)以及控制邏輯
    的頭像 發(fā)表于 08-22 10:41 ?741次閱讀

    組合邏輯控制器的設(shè)計(jì)步驟是什么

    于計(jì)算機(jī)、通信、控制等領(lǐng)域。本文將詳細(xì)介紹組合邏輯控制器的設(shè)計(jì)步驟,包括需求分析、邏輯功能定義、邏輯表達(dá)式、邏輯圖、電路設(shè)計(jì)、仿真驗(yàn)證、測(cè)試和優(yōu)化等。 需求分析 需求分析是設(shè)計(jì)組合邏輯
    的頭像 發(fā)表于 06-30 10:30 ?711次閱讀

    西門(mén)子數(shù)字化工業(yè)軟件推出Veloce CS硬件輔助驗(yàn)證和確認(rèn)系統(tǒng)

    創(chuàng)新的 Veloce CS 架構(gòu)整合了硬件加速仿真、企業(yè)原型驗(yàn)證和軟件原型驗(yàn)證,將
    的頭像 發(fā)表于 05-08 14:28 ?708次閱讀

    fpga原型驗(yàn)證平臺(tái)與硬件仿真器的區(qū)別

    FPGA原型驗(yàn)證平臺(tái)與硬件仿真器在芯片設(shè)計(jì)和驗(yàn)證過(guò)程中各自發(fā)揮著獨(dú)特的作用,它們之間存在明顯的區(qū)別。
    的頭像 發(fā)表于 03-15 15:07 ?1106次閱讀

    開(kāi)放式高實(shí)時(shí)高性能PLC控制器解決方案-基于米爾電子STM32MP135

    通用GPIO實(shí)現(xiàn)本地高速I(mǎi)O子系統(tǒng),開(kāi)發(fā)板圖片如下: ?結(jié)論借助于STM32優(yōu)秀的MPU產(chǎn)品與豐富的RTOS軟件生態(tài)以及板級(jí)硬件伙伴米爾電子的工業(yè)級(jí)模組,翌控科技實(shí)現(xiàn)開(kāi)放式高實(shí)時(shí)高
    發(fā)表于 03-07 20:06

    快速控制原型RCP與硬件在環(huán)仿真HIL該如何區(qū)分呢?

    控制器軟件開(kāi)發(fā)的V流程中,有兩個(gè)需要通過(guò)實(shí)時(shí)仿真完成的重要環(huán)節(jié),即快速控制原型(RCP)與硬件在環(huán)仿真
    的頭像 發(fā)表于 02-23 10:32 ?1324次閱讀
    快速<b class='flag-5'>控制</b><b class='flag-5'>原型</b>RCP與<b class='flag-5'>硬件</b>在環(huán)<b class='flag-5'>仿真</b>HIL該如何區(qū)分呢?

    湯谷智能發(fā)布全棧RISC-V硬件仿真加速系統(tǒng)方案

    面向高性能計(jì)算、IoT、無(wú)線(xiàn)接入、音頻、多媒體、消費(fèi)類(lèi)電子、邊緣計(jì)算等迅速擴(kuò)展的RISC-V使用場(chǎng)景,湯谷智能發(fā)布了基于自研Logic Giant原型驗(yàn)證硬件平臺(tái)的全棧RISC-V
    的頭像 發(fā)表于 01-25 10:29 ?1325次閱讀
    湯谷智能發(fā)布全棧RISC-V<b class='flag-5'>硬件</b><b class='flag-5'>仿真</b>加速<b class='flag-5'>系統(tǒng)</b>方案

    詳解快速控制原型RCP與硬件在環(huán)仿真HIL

    控制器軟件開(kāi)發(fā)的V流程中,有兩個(gè)需要通過(guò)實(shí)時(shí)仿真完成的重要環(huán)節(jié),即快速控制原型(RCP)與硬件在環(huán)仿真
    的頭像 發(fā)表于 01-19 13:41 ?1727次閱讀
    詳解快速<b class='flag-5'>控制</b><b class='flag-5'>原型</b>RCP與<b class='flag-5'>硬件</b>在環(huán)<b class='flag-5'>仿真</b>HIL

    什么是FPGA原型驗(yàn)證?FPGA原型設(shè)計(jì)的好處是什么?

    FPGA原型設(shè)計(jì)是一種成熟的技術(shù),用于通過(guò)將RTL移植到現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)來(lái)驗(yàn)證專(zhuān)門(mén)應(yīng)用的集成電路(ASIC),專(zhuān)用標(biāo)準(zhǔn)產(chǎn)品(ASSP)和片上系統(tǒng)(SoC)的功能和性能。
    發(fā)表于 01-12 16:13 ?1206次閱讀

    面向系統(tǒng)級(jí)芯片驗(yàn)證硬件平臺(tái)介紹

    當(dāng)設(shè)計(jì)的規(guī)模動(dòng)輒幾十億門(mén),系統(tǒng)驗(yàn)證時(shí)間不斷的增加,硬件驗(yàn)證系統(tǒng)幾乎是驗(yàn)證工程師不可或缺的利器,因此對(duì)高
    的頭像 發(fā)表于 01-05 10:06 ?841次閱讀
    RM新时代网站-首页