AD8250（G＝1、2、5或10）數(shù)字可編程增益儀表放大器（PGIA）采用最新工藝和新的電路技術(shù)以減小尺寸并且提高數(shù)據(jù)采集和過程控制應(yīng)用的性能。其軟件增益控制允許設(shè)計(jì)工程師簡(jiǎn)單地設(shè)置其精密模擬前端。AD8250通過集成匹配電阻、開關(guān)以及運(yùn)算放大器，減少了器件數(shù)量。這款產(chǎn)品具有快速建立時(shí)間、低失真以及低噪聲，從而使其成為驅(qū)動(dòng)模數(shù)轉(zhuǎn)換器（ADC）的理想放大器，而無需額外的緩存器，從而進(jìn)一步減少了所需器件的數(shù)量。

數(shù)據(jù)采集系統(tǒng)一般與具有在1 mV～±10 V之間變化的滿量程輸出信號(hào)的各種傳感器連接。這些傳感器也具有多種輸出阻抗，因此數(shù)據(jù)采集前端必須提供高輸入阻抗以避免負(fù)載誤差。儀表放大器通常用于調(diào)理來自傳感器的差分信號(hào)。然而，由于信號(hào)大小變化較大，因此需要許多不同的增益。AD8250適合于解決數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)工程師所面臨的四大難題， 最大程度地提高ADC的性能；提供對(duì)模擬信號(hào)調(diào)理的數(shù)字控制；占用更小的PCB面積；并且降低成本。

四大設(shè)計(jì)難題的解決

第一個(gè)難題是在不降低ADC性能的情況下提供信號(hào)調(diào)理。當(dāng)今最新的ADC具有非常高的信噪比（SNR），例如16位ADC通?？商峁?0 dB的SNR。前端應(yīng)提供共模抑制和增益。此外，其輸出必須在ADC的采集時(shí)間內(nèi)建立。

第二個(gè)難題是設(shè)計(jì)增益可編程模擬信號(hào)調(diào)理電路。數(shù)據(jù)采集系統(tǒng)具有多種軟件控制功能。最方便的產(chǎn)品應(yīng)具有數(shù)字控制模擬前端。當(dāng)前，設(shè)計(jì)工程師必須設(shè)計(jì)他們自己的解決方案，因?yàn)楝F(xiàn)有的混合信號(hào)解決方案并不能提供令人滿意的模擬性能。AD8250基于ADI公司專有技術(shù)雙極性CMOS工藝的iCMOS技術(shù)，它通過在魯棒的高壓數(shù)字邏輯電路中集成精密線性器件解決該難題。AD8250允許設(shè)計(jì)工程師使用軟件設(shè)置增益。另外，不使用FPGA或微控制器設(shè)置增益的設(shè)計(jì)工程師也可以選擇將增益引腳連接到電源電壓上，電源電壓最高達(dá)+15 V。其靈活的增益設(shè)置接口允許PGIA用于不同的電路拓?fù)洹?/p>

設(shè)計(jì)工程師面臨的第三個(gè)難題是將電路固定在更小的PCB板內(nèi)。AD8250采用10引腳MSOP封裝，這種封裝面積大約是8引腳SOIC封裝的1/2，并且比現(xiàn)有解決方案減少了90％以上。更小的封裝面積意味著可以在PCB上放置更多的器件，從而允許設(shè)計(jì)工程師為其產(chǎn)品增加額外的數(shù)據(jù)通道。

第四個(gè)難題是降低成本。雖然數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)工程師的主要目標(biāo)是提高系統(tǒng)性能，但降低總成本也不容忽視。這些成本包括花費(fèi)在產(chǎn)品研發(fā)上的時(shí)間和金錢到維持最終產(chǎn)品中的元器件總數(shù)。數(shù)據(jù)采集設(shè)計(jì)工程師通過設(shè)計(jì)可以共享同一平臺(tái)的數(shù)據(jù)采集系統(tǒng)以重復(fù)利用能夠工作的系統(tǒng)器件，從而降低器件成本。通過重復(fù)利用已有模塊，設(shè)計(jì)工程師節(jié)省了開發(fā)時(shí)間和成本。AD8250之后還有AD8251（增益為1、2、4或8）和AD8253（增益為1、10、100或1000）兩種同系列產(chǎn)品，這有助于解決上述難題。所有這三款產(chǎn)品都引腳兼容。設(shè)計(jì)工程師可以將AD8250用于需要低增益的產(chǎn)品，而將AD8253用于需要更高增益同時(shí)使用相同ADC和邏輯電路的其它產(chǎn)品。它們可以減少器件目錄成本并且通過最大程度減少所使用的不同器件數(shù)量提高購(gòu)買能力。

三項(xiàng)主要技術(shù)

AD8250采用了三項(xiàng)主要技術(shù)。第一項(xiàng)技術(shù)是能夠達(dá)到-110 dB總諧波失真（THD）的失真消除電路。不同于為達(dá)到同樣級(jí)別THD但消耗10mA以上電流的放大器，該器件僅消耗4mA電源電流即可達(dá)到該指標(biāo)。功率節(jié)省非常有用，特別對(duì)于將許多器件封裝在超小面積中而沒有風(fēng)扇制冷的超小PCMCIA數(shù)據(jù)采集產(chǎn)品。除了低失真外，AD8250能夠在615ns內(nèi)達(dá)到16位的分辨率。其20 V/μs的轉(zhuǎn)換率適合于使用多路復(fù)用器-切換通道的應(yīng)用。AD8250通過使用并行端口可在小于375 ns內(nèi)切換增益。

第二項(xiàng)技術(shù)是開關(guān)型、內(nèi)部匹配并且經(jīng)激光調(diào)整的電阻。在過去，設(shè)計(jì)工程師通過使用外部精密電阻和開關(guān)設(shè)計(jì)他們自己的可設(shè)置增益放大器。匹配電阻非常昂貴，每陣列花費(fèi)15美元以上，但匹配電阻是維持高共模抑制（CMR）和低增益漂移所必需的。用于選擇不同增益設(shè)置電阻的開關(guān)會(huì)隨著溫度的升高而增加誤差。此外，開關(guān)會(huì)產(chǎn)生降低隨頻率變化的CMR的寄生電容。相比之下，AD8250集成了經(jīng)激光調(diào)整的內(nèi)部電阻和可以減小開關(guān)寄生電容影響的電路拓?fù)?，從而允許其在50kHz內(nèi)達(dá)到90 dB的CMR（G＝10）。該技術(shù)解決了設(shè)計(jì)PGIA的難題并且提高了性能。第三項(xiàng)技術(shù)改進(jìn)是精心的設(shè)計(jì)使這款放大器易于使用。例如，保持帶寬在大部分增益（G＝1、2或5）內(nèi)恒定不變。雖然AD8250是一款電壓反饋儀表放大器，但其為每種增益使用了傳統(tǒng)的內(nèi)部補(bǔ)償電容器。因此，設(shè)計(jì)工程師希望為幾種增益維持10MHz的帶寬。

圖1：AD825X DAQ演示板的簡(jiǎn)化原理圖。

圖1所示是AD825x DAQ演示板中AD8250的電氣原理圖。這是一個(gè)僅使用少量IC的高性能數(shù)據(jù)采集信號(hào)鏈的設(shè)計(jì)實(shí)例。ADG1209用于為AD8250增加四個(gè)差分通道。ADG1209具有低輸入電容，從而使其適合于快速多路技術(shù)。AD8250可直接驅(qū)動(dòng)AD7612，這是一款750 kSPS采樣率的16位ADC。AD7612具有可以采樣±10V信號(hào)的開關(guān)電容輸入。相反，如果使用+5V ADC，由于許多工業(yè)信號(hào)是±10V，則需要降壓。ADR435可為AD7612提供參考電壓。1 nF的電容器與49.9 ？？？阻器為AD7612構(gòu)成反鋸齒濾波器。49.9 Ω的串行電阻器可以減小來自放大器1 nF負(fù)載的負(fù)擔(dān)并且將其與來自AD7612開關(guān)電容器輸入影響不好的電流注入隔離。FPGA可控制ADC、PGIA和MUX。請(qǐng)注意所有這三種混合信號(hào)器件都基于iCMOS工藝構(gòu)建。圖2所示是使用該演示板調(diào)理1kHz信號(hào)的軟件快速傅立葉變換（FFT）的結(jié)果?？傊C波失真是-111 dB，信噪比是91 dB。圖3所示是AD825X DAQ演示板的圖片。

圖2：AD825X DAQ演示板對(duì)1 kHz信號(hào)的快速傅立葉變換結(jié)果。

圖3：AD825X DAQ演示板照片。

進(jìn)一步提高集成度、減小尺寸并且實(shí)現(xiàn)智能化的市場(chǎng)趨勢(shì)造就了對(duì)AD8250系列的需要。iCMOS等工藝的發(fā)展、失真消除電路等電路的改進(jìn)以及對(duì)放大器應(yīng)該簡(jiǎn)化使用的理解共同推動(dòng)了這種可編程增益儀表放大器的發(fā)展。

責(zé)任編輯：gt