RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

頻率合成器MBl5U36的結(jié)構(gòu)性能及應(yīng)用分析

電子設(shè)計 ? 來源:電子元器件應(yīng)用 ? 作者:谷國棟;田波;張永 ? 2021-05-22 11:22 ? 次閱讀

作者:谷國棟;田波;張永順

1 引言

隨著無線電技術(shù)的迅猛發(fā)展,雷達(dá)、導(dǎo)航、宇宙飛行、導(dǎo)彈及空間探索工作都需要高穩(wěn)定度、高精度的頻率源。鎖相振蕩源具有頻率穩(wěn)定度高、相位噪聲低、易于集成等突出優(yōu)點(diǎn),因而成為通信、雷達(dá)、武器制導(dǎo)和電子測量儀器等系統(tǒng)的核心部件。在射頻微波系統(tǒng)中,采用串行碼數(shù)據(jù)輸入的數(shù)字式電荷泵頻率合成器,外接壓控振蕩器(VCO)和環(huán)路濾波器,即可組成鎖相(PLL)頻率源。它具有電路設(shè)計簡單、功耗低、可靈活編程控制分頻比來調(diào)整鎖相環(huán)路的工作頻率等優(yōu)點(diǎn),在3GHz以下均可方便地直接構(gòu)成PLL振蕩源。目前,具有代表性的產(chǎn)品是美國國家半導(dǎo)體公司的LMX23XX系列、菲利普公司的UMAl0系列和SA小數(shù)分頻系列、富士通公司的MBl5系列頻率合成器。

本文介紹的富士通公司生產(chǎn)的MBl5U36是一種高性能的雙環(huán)集成鎖相環(huán)頻率合成器,芯片內(nèi)集成了鎖相頻率合成器的多種重要部件,使用時只需再合理搭配上一或二塊集成電路和少量的外圍電路,即可構(gòu)成一個完整且可靠性很高的頻率合成器,該電路的設(shè)計簡單,應(yīng)用靈活,且能減小系統(tǒng)體積。

2 MBl5U36的結(jié)構(gòu)及性能

2.1MBl5U36的結(jié)構(gòu)

MBl5U36為串行碼數(shù)據(jù)輸入的數(shù)字式電荷泵型頻率合成器,圖1示出其結(jié)構(gòu)框圖,兩環(huán)路組成結(jié)構(gòu)的形式相同,主要包括鑒相器、電荷泵、可編程數(shù)字分頻器(主程序分頻器、參考分頻器)、前置分頻器等部分。其主要特性如下:最高工作頻率1.2GHz(RF2)、2.0GHz(BFl);具有64/65或128/129可選的雙模前置分頻器;電源電壓范圍為3.0V~5.5V;電流消耗典型值為6mA;內(nèi)含平衡式、低泄漏電荷泵;具有節(jié)能工作模式。在Vcc=3V時,電流消牦典型值為10μA;采用20引腳SSOP型封裝。

2.2 MBl5U36的引腳功能

MBl5U36的引腳排列形式如圖2所示,括號內(nèi)的數(shù)字為引腳號。

OSGIN(8)和OSCOUT(9)是參考振蕩器的輸入端和輸出端,外接溫度補(bǔ)償晶體振蕩器或晶體時,通過交流耦合到輸入端。

VCC1(1)是RF1-PLL(頻率合成器1)電源電壓輸入端,電壓范圍為3V~5.5V,電源濾波的旁蹋器應(yīng)盡可能靠近該腳,并直接連接到地。

V CC12(20)是RF2-PLL(頻率合成器2)電源電壓輸入端,電壓范圍為3V~5.5V,電源濾波的旁路器應(yīng)盡可能靠近該腳,并直接連接到地。

VPl(2)是RF1-PLL電荷泵的工作電壓輸入端。

VP2(19)是RF2-PLL電荷泵的工作電壓輸入端。

DO1(3)是RF1-PLL內(nèi)部電荷泵輸出端,可通路濾波器來控制外部VCO。

DO2(18)是RF2-PLL內(nèi)部電荷泵輸出端,可環(huán)路濾波器來控制外部VCO。

Fin1 (5)是RF1-PLL的前置分頻器輸入端,號輸入,通過交流耦合形式連接VCO。

Fin2(16)是RF2-PLL的前置分頻器輸入端,號輸入,通過交流耦合形式連接VCO。

Xfin1 (6)是RF1-PLL前置分頻器補(bǔ)充輸入端接旁路電容器應(yīng)盡可能靠近該腳,并直接連接到地。

Xfin2(15)是RF2-PLL前置分頻器補(bǔ)充輸人竭接旁路電容器應(yīng)盡可能靠近該腳,并直接連接到地。

GNDl(4,7)是RF1-PLL接地端。

GND2(14,17)是RF2-PLL接地端。

LD/fOUT(10)是鎖定檢測輸出或相位比較監(jiān)測輸出端,輸出方式可通過串行格式編程數(shù)據(jù)流的LDS和FDS位進(jìn)行選擇。

Clock(11)是22位移位寄存器時鐘輸入端,數(shù)據(jù)在時鐘的上升沿進(jìn)入各個寄存器。

Data(12)是串行數(shù)據(jù)輸入端,根據(jù)串行格式編程數(shù)據(jù)流中控制位的設(shè)置,數(shù)據(jù)被傳輸?shù)较鄳?yīng)的鎖存器。

LE(13)是使能輸入端,當(dāng)LE端變?yōu)楦唠娖綍r,根據(jù)串行格式編程數(shù)據(jù)流中控制位的設(shè)置,移位寄存器中的數(shù)據(jù)將傳送到相應(yīng)的閉鎖。

圖3示出Clock、Data和LE端的控制信號時序。

3 典型應(yīng)用

我們采用串行碼數(shù)據(jù)輸入的數(shù)字式微波頻率合成器設(shè)計的PLL振蕩源,可作為某通信系統(tǒng)干擾機(jī)的本振源。以MBl5U36為核心,選擇適當(dāng)?shù)耐獠縑CO,設(shè)計相應(yīng)的環(huán)路濾波器,設(shè)計構(gòu)成的低噪聲、高穩(wěn)定度的頻率合成器組成框圖如圖4所示。兩個環(huán)路鎖定在同一個溫補(bǔ)參考晶振(TCXO)頻率上,各環(huán)路分別接各自的VCO及三階環(huán)路濾波器。各環(huán)路的分頻比、參考分頻比率等數(shù)據(jù)(Data)在基帶部分的CPU上設(shè)定后,與時鐘信號(Clock)、使能信號(LE),按串行格式通過BUS總線一同送入。選用的晶振參考頻率為10MHz,環(huán)路1輸出頻率范圍為1 720MHz~1 850MHz,頻率間隔為200kHz,參考分頻比為50,環(huán)路總分頻比8 600~9 250。環(huán)路2輸出頻率范圍為740MHz~960MHz,頻率間隔為20kHz,參考分頻比為500,環(huán)路總分頻比37 000~48 000。雙模前置分頻器工作于64/65模式,MBl5U36內(nèi)部電荷泵輸出誤差經(jīng)環(huán)路濾波器后驅(qū)動壓控振蕩器,從而形成鎖相環(huán)路。

4 環(huán)路濾波器設(shè)計

頻率合成器應(yīng)保證很低的相位噪聲,必須根據(jù)指標(biāo)要求選擇高性能的頻率合成器、低噪聲的VCO及設(shè)計濾波特性良好的環(huán)路濾波器。環(huán)路濾波器的作用是抑制鑒相器輸出電壓中的載頻分量和高頻噪聲,降低由VCO控制電壓的不純而引起的寄生輸出。對電荷泵型的頻率合成器,MBl5U36推薦使用二階或高階無源低通濾波器,圖5為三階低通環(huán)路濾波器。我們采用開環(huán)增益帶寬和相位裕度法推導(dǎo)出濾波器元件計算公式,當(dāng)環(huán)路帶寬ωp,VCO的電調(diào)靈敏度Kr、主分頻比N、鑒相靈敏度Kp及對鑒相頻率所需增加的額外衰減A確定以后,可編制出計算三階環(huán)路濾波器的程序,只需輸入已知參數(shù),即可得到元件的標(biāo)稱值。其中,N值變化較大,可按N=√N(yùn)1N2取值,N1從分別為最小和最大環(huán)路分頻比(例如本文環(huán)路2設(shè)計中對N的取值采用N= √N(yùn)1N2=2 261)。利用此程序計算出環(huán)路濾波器的元件值,實(shí)驗(yàn)證明計算結(jié)果可靠,設(shè)計的環(huán)路濾波器元件值在圖中標(biāo)出。

責(zé)任編輯:gt

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 濾波器
    +關(guān)注

    關(guān)注

    161

    文章

    7795

    瀏覽量

    177993
  • 振蕩器
    +關(guān)注

    關(guān)注

    28

    文章

    3832

    瀏覽量

    139033
  • 頻率合成器
    +關(guān)注

    關(guān)注

    5

    文章

    219

    瀏覽量

    32350
收藏 人收藏

    評論

    相關(guān)推薦

    雙環(huán)集成鎖相環(huán)頻率合成器MBl5U36性能特點(diǎn)及典型應(yīng)用分析

    本文介紹的富士通公司生產(chǎn)的MBl5U36是一種高性能的雙環(huán)集成鎖相環(huán)頻率合成器,芯片內(nèi)集成了鎖相頻率合成
    的頭像 發(fā)表于 06-11 16:46 ?5975次閱讀
    雙環(huán)集成鎖相環(huán)<b class='flag-5'>頻率</b><b class='flag-5'>合成器</b><b class='flag-5'>MBl5U36</b>的<b class='flag-5'>性能</b>特點(diǎn)及典型應(yīng)用<b class='flag-5'>分析</b>

    詳解頻率合成器性能架構(gòu)的實(shí)現(xiàn)

    )可以極大地促進(jìn)高性能架構(gòu)的實(shí)現(xiàn)。大部分高頻系統(tǒng)都使用傳統(tǒng)的基于整數(shù)分頻器的設(shè)計(圖1)或基于分?jǐn)?shù)N分頻器的設(shè)計。不管是使用哪種設(shè)計,聯(lián)合使用單個通用頻率合成器IC和一個外部壓控振蕩器(VCO)通常都可以
    發(fā)表于 07-08 06:10

    基于DDS的頻率合成器設(shè)計介紹

    直接數(shù)字頻率合成(DDS)在過去十年受到了頻率合成器設(shè)計工程師極大的歡迎,它被認(rèn)為是一種具有低相位噪聲和優(yōu)良雜散性能的靈活的
    發(fā)表于 07-08 07:26

    如何利用FPGA設(shè)計PLL頻率合成器?

    電子技術(shù)應(yīng)用頻率合成技術(shù)是現(xiàn)代通信的重要組成部分,它是將一個高穩(wěn)定度和高準(zhǔn)確度的基準(zhǔn)頻率經(jīng)過四則運(yùn)算,產(chǎn)生同樣穩(wěn)定度和準(zhǔn)確度的任意頻率。頻率
    發(fā)表于 07-30 07:55

    什么是頻率合成器

      頻率合成器是利用一個或多個基準(zhǔn)頻率,通過各種技術(shù)途徑產(chǎn)生一系列的離散頻率信號的設(shè)備。這些頻率的穩(wěn)定度和精度均和基準(zhǔn)
    發(fā)表于 08-19 19:18

    鎖相環(huán)頻率合成器是什么原理?

    頻率合成器的主要性能指標(biāo)鎖相環(huán)頻率合成器原理鎖相環(huán)頻率合成器
    發(fā)表于 04-22 06:27

    MBl5U36有哪些性能?MBl5U36有哪些典型應(yīng)用?

    MBl5U36結(jié)構(gòu)是如何構(gòu)成的?MBl5U36有哪些性能?MBl5U36有哪些典型應(yīng)用?
    發(fā)表于 05-28 06:41

    ΣΔ技術(shù)在鎖相環(huán)頻率合成器中的應(yīng)用

    文章分析了小數(shù)分頻頻率合成器中存在的相位雜散的問題,介紹了采用Σ — Δ 調(diào) 制技術(shù)的小數(shù)頻率合成器
    發(fā)表于 08-19 11:00 ?12次下載

    頻率合成器,頻率合成器原理及作用是什么?

    頻率合成器,頻率合成器原理及作用是什么? 所謂的頻率合成器,就是以一個精確度、穩(wěn)定度極好的石英
    發(fā)表于 03-23 11:04 ?1.5w次閱讀

    什么是直接式頻率合成器(DS)

    什么是直接式頻率合成器(DS) 頻率合成的歷史 頻率合成器被人們喻為眾多電子系統(tǒng)的“心臟”
    發(fā)表于 03-23 11:23 ?1732次閱讀

    間接式頻率合成器(IS)的定義和原理是什么?

    間接式頻率合成器(IS)的定義和原理是什么? 頻率合成的歷史 頻率合成器被人們喻為眾多電子系統(tǒng)
    發(fā)表于 03-23 11:31 ?2358次閱讀

    單環(huán)鎖相頻率合成器,單環(huán)鎖相頻率合成器是什么意思

    單環(huán)鎖相頻率合成器,單環(huán)鎖相頻率合成器是什么意思 頻率合成的歷史
    發(fā)表于 03-23 11:36 ?1021次閱讀

    集成鎖相環(huán)頻率合成器,什么是集成鎖相環(huán)頻率合成器

    集成鎖相環(huán)頻率合成器,什么是集成鎖相環(huán)頻率合成器 頻率合成的歷史
    發(fā)表于 03-23 11:45 ?819次閱讀

    基于DDS驅(qū)動PLL結(jié)構(gòu)的寬帶頻率合成器的設(shè)計與實(shí)現(xiàn)

    結(jié)合數(shù)字式頻率合成器(DDs)和集成鎖相環(huán)(PLL)各自的優(yōu)點(diǎn),研制并設(shè)計了以DDS芯片AD9954和集成鎖相芯片ADF4113構(gòu)成的高分 辨率、低雜散、寬頻段頻率合成器,并對該
    發(fā)表于 10-27 17:54 ?9次下載
    基于DDS驅(qū)動PLL<b class='flag-5'>結(jié)構(gòu)</b>的寬帶<b class='flag-5'>頻率</b><b class='flag-5'>合成器</b>的設(shè)計與實(shí)現(xiàn)

    pll頻率合成器工作原理與pll頻率合成器的原理圖解釋

    pll頻率合成器工作原理與pll頻率合成器的原理圖解釋 我們要搞清楚pll頻率合成器工作原理與p
    的頭像 發(fā)表于 02-24 18:19 ?9602次閱讀
    pll<b class='flag-5'>頻率</b><b class='flag-5'>合成器</b>工作原理與pll<b class='flag-5'>頻率</b><b class='flag-5'>合成器</b>的原理圖解釋
    RM新时代网站-首页