現(xiàn)今數(shù)據(jù)中心面臨的三大趨勢:
1. 非結(jié)構(gòu)化數(shù)據(jù)的爆炸式增長:視頻會議、流媒體內(nèi)容、在線游戲和電子商務(wù)等工作負(fù)載所產(chǎn)生的非結(jié)構(gòu)化數(shù)據(jù)正在極速的增長;
2. 時(shí)延,時(shí)延,時(shí)延:在視頻流、金融等應(yīng)用場景中尤為重要;
3. 技術(shù)和標(biāo)準(zhǔn)的快速演進(jìn):為了更快的處理和傳輸數(shù)據(jù),數(shù)據(jù)壓縮、加密以及數(shù)據(jù)庫架構(gòu)標(biāo)準(zhǔn)在不斷的發(fā)展和改變。
所以當(dāng)我們需要綜合考慮工作負(fù)載的多樣性和不斷變化的標(biāo)準(zhǔn)時(shí),固定架構(gòu)現(xiàn)在已經(jīng)很難滿足要求。這迫使數(shù)據(jù)中心擴(kuò)展其基礎(chǔ)架構(gòu),以處理大量非結(jié)構(gòu)化數(shù)據(jù),同時(shí)滿足各種嚴(yán)苛工作負(fù)載的性能和時(shí)延要求。不僅如此,數(shù)據(jù)中心還在努力將成本和功耗降至最低。事實(shí)證明,同時(shí)滿足以上要求是非常困難的,這迫使數(shù)據(jù)中心運(yùn)營商重新考慮其目前的架構(gòu),并探索本質(zhì)上具有更高可擴(kuò)展性和效率的新配置……
圖:現(xiàn)在數(shù)據(jù)中心架構(gòu)的局限性
5月26日 14:00,賽靈思數(shù)據(jù)中心事業(yè)部總經(jīng)理 Salil Raje 將向您介紹自適應(yīng)計(jì)算技術(shù) – 可組合式數(shù)據(jù)中心。搭建不同的 CPU、SSD 和加速器組成的池,然后通過網(wǎng)絡(luò)連接,并由基于標(biāo)準(zhǔn)的供應(yīng)和管理框架控制,為不同的工作負(fù)載分配相應(yīng)的資源,最大化提高資源利用率。另外,資源的解耦化還可以實(shí)現(xiàn)各種資源的獨(dú)立擴(kuò)展和升級。然而理論上方法可行,但實(shí)際上隨著資源被分解和重組后,會不會帶來更大的時(shí)延?CPU 與加速器, CPU 與 SSD 之間會不會反而占用了更多的帶寬?
圖:可組合式數(shù)據(jù)中心可以最大化提高資源利用
定制化為不同工作負(fù)載提速:
憑借大規(guī)模并行化和可定制的 IO 和數(shù)據(jù)部件,FPGA 具有專用 ASIC 和 ASSP 的性能和時(shí)延,但也具有軟件的可重配置能力。只需簡單加載一個(gè)新的比特流,F(xiàn)PGA 就可以在短短幾毫秒內(nèi)針對不同的應(yīng)用進(jìn)行優(yōu)化。因此其可充當(dāng)一個(gè)自適應(yīng)的加速器,針對不同的工作負(fù)載進(jìn)行定制化從而在滿足最大性能的提供的同時(shí)最大化資源的有效利用率。Salil 將在演講中以下面兩個(gè)應(yīng)用實(shí)例詳細(xì)介紹在 FPGA 的加速下,不同工作負(fù)載的性能表現(xiàn)。
圖:FPGA 的計(jì)算加速優(yōu)勢在實(shí)例應(yīng)用中的對比表現(xiàn)
讓計(jì)算更接近數(shù)據(jù):
FPGA 的另外一個(gè)關(guān)鍵優(yōu)勢就是能夠使自適應(yīng)計(jì)算更接近數(shù)據(jù)。在數(shù)據(jù)采集端處理數(shù)據(jù),降低 CPU 負(fù)載,減少 CPU 與 SSD 之間的帶寬消耗和時(shí)延。演講中我們將為您介紹兩種使計(jì)算更接近數(shù)據(jù)的方法,SmartSSD 計(jì)算存儲和 SN1000 SmartNIC。
編輯:jq
-
FPGA
+關(guān)注
關(guān)注
1629文章
21729瀏覽量
602977 -
asic
+關(guān)注
關(guān)注
34文章
1199瀏覽量
120429 -
加速器
+關(guān)注
關(guān)注
2文章
796瀏覽量
37838 -
ASSP
+關(guān)注
關(guān)注
0文章
43瀏覽量
36357
原文標(biāo)題:為數(shù)據(jù)中心賦予“定制化”加速力
文章出處:【微信號:FPGA-EETrend,微信公眾號:FPGA開發(fā)圈】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
評論