RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

賽靈思Versal自適應(yīng)計(jì)算加速平臺(tái)助于高效實(shí)現(xiàn)設(shè)計(jì)目標(biāo)

Xilinx賽靈思官微 ? 來源:Xilinx賽靈思官微 ? 作者:Xilinx賽靈思官微 ? 2021-05-27 11:08 ? 次閱讀

隨著AI、大數(shù)據(jù)、云計(jì)算等技術(shù)在各行各業(yè)廣泛應(yīng)用,相應(yīng)的設(shè)計(jì)結(jié)構(gòu)和設(shè)計(jì)內(nèi)容也變得日益復(fù)雜。目前的應(yīng)用開發(fā)速度已無法滿足企業(yè)的需求,如何簡(jiǎn)化設(shè)計(jì)進(jìn)程,提高應(yīng)用開發(fā)效率成為當(dāng)下亟需解決的問題?賽靈思 Versal 自適應(yīng)計(jì)算加速平臺(tái)的設(shè)計(jì)方法論是幫助精簡(jiǎn) Versal 器件設(shè)計(jì)進(jìn)程的一整套最佳實(shí)踐,遵循這些步驟和最佳實(shí)踐進(jìn)行操作,將有助于以最快且最高效的方式實(shí)現(xiàn)期望的設(shè)計(jì)目標(biāo)。

Versal ACAP 屬于異構(gòu)計(jì)算平臺(tái),具有多個(gè)計(jì)算引擎。在 Versal ACAP 上可映射各種應(yīng)用,包括對(duì)無線系統(tǒng)、機(jī)器學(xué)習(xí)推斷和視頻處理算法進(jìn)行信號(hào)處理。除了多個(gè)計(jì)算引擎外,Versal ACAP 還可使用高速串行 I/O、片上網(wǎng)絡(luò) (NoC)、 DDR4/LPDDR4 存儲(chǔ)器控制器和多重速率以太網(wǎng)介質(zhì)訪問控制器 (MRMAC) 來提供超高系統(tǒng)帶寬。Versal 器件分類為 Versal Prime 系列、Premium 系列和 AI Core 系列。

下圖顯示了每種 Versal 器件系列所支持的不同系統(tǒng)設(shè)計(jì)類型和設(shè)計(jì)流程。

d9acbb8a-be50-11eb-9e57-12bb97331649.jpg

圖:系統(tǒng)設(shè)計(jì)類型

適用所有系統(tǒng)的設(shè)計(jì)流程

系統(tǒng)設(shè)計(jì)方法論要求基于目標(biāo)應(yīng)用明確所有系統(tǒng)要求。其中包括識(shí)別具有正確特性(例如,DDRMC IP 數(shù)量、AI 引擎 等)的相應(yīng) Versal 器件。您還必須考量功耗和發(fā)熱要求。選擇相應(yīng)的器件后,下一步即可著手系統(tǒng)設(shè)計(jì),包括在器件上進(jìn)行目標(biāo)應(yīng)用的軟硬件協(xié)同設(shè)計(jì)、系統(tǒng)驗(yàn)證以及初始化和調(diào)試。

為確保充分利用 Versal ACAP 中可用的多種多樣的計(jì)算元件,并使用最高效的實(shí)現(xiàn)流程,賽靈思建議采用下圖所示的系統(tǒng)設(shè)計(jì)方法論流程,此流程適用于所有系統(tǒng)設(shè)計(jì)類型。

d9de4dee-be50-11eb-9e57-12bb97331649.jpg

圖:系統(tǒng)設(shè)計(jì)方法流程

系統(tǒng)設(shè)計(jì)時(shí)的考慮因素

合理可行的設(shè)計(jì)流程解決方案需要將各種關(guān)鍵變量考慮在內(nèi),在僅限硬件的系統(tǒng)設(shè)計(jì)中,關(guān)鍵注意事項(xiàng)之一設(shè)計(jì)中的數(shù)據(jù)流。通常這些設(shè)計(jì)都具有下列組件:

? 多個(gè)高速 I/O 接口

? 內(nèi)部數(shù)據(jù)緩沖和存儲(chǔ),具有由片上 RAM 和外部 DDR 存儲(chǔ)器組成的存儲(chǔ)器層級(jí)

? 內(nèi)部數(shù)據(jù)處理邏輯

對(duì)于能夠處理外部和內(nèi)部流量帶寬和時(shí)延要求的設(shè)計(jì),為其創(chuàng)建 DDRMC-NoC 配置至關(guān)重要。賽靈思建議先執(zhí)行流量分析以評(píng)估并最終明確流量,然后再繼續(xù)執(zhí)行設(shè)計(jì)的整體集成和實(shí)現(xiàn)階段。除此以外,報(bào)告中還涵蓋了嵌入式系統(tǒng)設(shè)計(jì)值得考量的特殊注意事項(xiàng),根據(jù)隨附的是嵌入式系統(tǒng)還是服務(wù)器系統(tǒng),每個(gè)步驟所面臨的難題也不盡相同。

原文標(biāo)題:用戶指南 | Versal ACAP:精簡(jiǎn)設(shè)計(jì)進(jìn)程的最佳實(shí)踐

文章出處:【微信公眾號(hào):Xilinx賽靈思官微】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

責(zé)任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • Versal
    +關(guān)注

    關(guān)注

    1

    文章

    158

    瀏覽量

    7656
  • ACAP
    +關(guān)注

    關(guān)注

    1

    文章

    54

    瀏覽量

    8162

原文標(biāo)題:用戶指南 | Versal ACAP:精簡(jiǎn)設(shè)計(jì)進(jìn)程的最佳實(shí)踐

文章出處:【微信號(hào):賽靈思,微信公眾號(hào):Xilinx賽靈思官微】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    AMD Versal自適應(yīng)SoC CPM5 QDMA的Tandem PCIe啟動(dòng)流程介紹

    本文將從硬件設(shè)計(jì)和驅(qū)動(dòng)使用兩個(gè)方面介紹基于 CPM5 QDMA 的 AMD Versal 自適應(yīng) SoC 的 Tandem 設(shè)計(jì)和啟動(dòng)流程。
    的頭像 發(fā)表于 09-18 10:07 ?514次閱讀
    AMD <b class='flag-5'>Versal</b><b class='flag-5'>自適應(yīng)</b>SoC CPM5 QDMA的Tandem PCIe啟動(dòng)流程介紹

    第二代AMD Versal Prime系列自適應(yīng)SoC的亮點(diǎn)

    Versal Prime 系列自適應(yīng) SoC 在視頻相關(guān)指標(biāo)中提供了至高 2 倍的性能1,充分釋放創(chuàng)造力,是打造多通道 4K 和 8K 內(nèi)容捕獲、制作和分發(fā)設(shè)備的理想芯片平臺(tái)。
    的頭像 發(fā)表于 09-14 15:32 ?402次閱讀
    第二代AMD <b class='flag-5'>Versal</b> Prime系列<b class='flag-5'>自適應(yīng)</b>SoC的亮點(diǎn)

    ALINX受邀參加AMD自適應(yīng)計(jì)算峰會(huì)

    近日,AMD 自適應(yīng)計(jì)算峰會(huì)(AMD Adaptive Computing Summit, 即 AMD ACS)在深圳舉行,聚焦 AMD 自適應(yīng) SoC 和 FPGA 產(chǎn)品最新動(dòng)態(tài),以及設(shè)計(jì)工具和開發(fā)環(huán)境的前沿技巧,是全球硬件開發(fā)者和工程師們深入交流與學(xué)習(xí)的優(yōu)質(zhì)
    的頭像 發(fā)表于 08-02 14:36 ?609次閱讀

    PMP22165.1-適用于 Xilinx 通用自適應(yīng)計(jì)算加速平臺(tái) (ACAP) 的電源 PCB layout 設(shè)計(jì)

    電子發(fā)燒友網(wǎng)站提供《PMP22165.1-適用于 Xilinx 通用自適應(yīng)計(jì)算加速平臺(tái) (ACAP) 的電源 PCB layout 設(shè)計(jì).pdf》資料免費(fèi)下載
    發(fā)表于 05-19 10:45 ?0次下載
    PMP22165.1-適用于 Xilinx 通用<b class='flag-5'>自適應(yīng)計(jì)算</b><b class='flag-5'>加速</b><b class='flag-5'>平臺(tái)</b> (ACAP) 的電源 PCB layout 設(shè)計(jì)

    AMD發(fā)布第二代Versal自適應(yīng)SoC,AI嵌入式領(lǐng)域再提速

    AMD表示,第二代Versal系列自適應(yīng)SoC搭載全新的AI引擎,相較上一代Versal AI Edge系列,每瓦TOPS功率可實(shí)現(xiàn)最多3倍的性能提升,同時(shí),新款集成Arm CPU的高
    的頭像 發(fā)表于 04-11 16:07 ?778次閱讀

    在Vivado中構(gòu)建AMD Versal可擴(kuò)展嵌入式平臺(tái)示例設(shè)計(jì)流程

    為了應(yīng)對(duì)無線波束形成、大規(guī)模計(jì)算和機(jī)器學(xué)習(xí)推斷等新一代應(yīng)用需求的非線性增長(zhǎng),AMD 開發(fā)了一項(xiàng)全新的創(chuàng)新處理技術(shù) AI 引擎,片內(nèi)集成該AI Engine的FPGA系列是Versal? 自適應(yīng)計(jì)算
    的頭像 發(fā)表于 04-09 15:14 ?1425次閱讀
    在Vivado中構(gòu)建AMD <b class='flag-5'>Versal</b>可擴(kuò)展嵌入式<b class='flag-5'>平臺(tái)</b>示例設(shè)計(jì)流程

    AMD Versal AI Edge自適應(yīng)計(jì)算加速平臺(tái)之PL通過NoC讀寫DDR4實(shí)驗(yàn)(4)

    Versal的DDR4是通過NoC訪問,因此需要添加NoC IP進(jìn)行配置。
    的頭像 發(fā)表于 03-22 17:18 ?2262次閱讀
    AMD <b class='flag-5'>Versal</b> AI Edge<b class='flag-5'>自適應(yīng)計(jì)算</b><b class='flag-5'>加速</b><b class='flag-5'>平臺(tái)</b>之PL通過NoC讀寫DDR4實(shí)驗(yàn)(4)

    AMD Versal AI Edge自適應(yīng)計(jì)算加速平臺(tái)之PL LED實(shí)驗(yàn)(3)

    對(duì)于Versal來說PL(FPGA)開發(fā)是至關(guān)重要的,這也是Versal比其他ARM的有優(yōu)勢(shì)的地方,可以定制化很多ARM端的外設(shè)
    的頭像 發(fā)表于 03-22 17:12 ?2365次閱讀

    AMD 自適應(yīng)計(jì)算技術(shù)助力索尼半導(dǎo)體解決方案激光雷達(dá)汽車參考設(shè)計(jì)

    )參考設(shè)計(jì)。?SSS 作為圖像傳感器技術(shù)領(lǐng)域的全球領(lǐng)導(dǎo)者,此次與?AMD 攜手帶來用于自動(dòng)駕駛汽車的強(qiáng)大且高效的激光雷達(dá)解決方案。采用?AMD 自適應(yīng)計(jì)算
    的頭像 發(fā)表于 03-20 20:28 ?424次閱讀

    AMD Versal AI Edge自適應(yīng)計(jì)算加速平臺(tái)PL LED實(shí)驗(yàn)(3)

    對(duì)于Versal來說PL(FPGA)開發(fā)是至關(guān)重要的,這也是Versal比其他ARM的有優(yōu)勢(shì)的地方,可以定制化很多ARM端的外設(shè)
    的頭像 發(fā)表于 03-13 15:38 ?964次閱讀
    AMD <b class='flag-5'>Versal</b> AI Edge<b class='flag-5'>自適應(yīng)計(jì)算</b><b class='flag-5'>加速</b><b class='flag-5'>平臺(tái)</b>PL LED實(shí)驗(yàn)(3)

    【ALINX 技術(shù)分享】AMD Versal AI Edge 自適應(yīng)計(jì)算加速平臺(tái)Versal 介紹(2)

    【ALINX 技術(shù)分享】AMD Versal AI Edge 自適應(yīng)計(jì)算加速平臺(tái)Versal 介紹,以及
    的頭像 發(fā)表于 03-07 16:03 ?1023次閱讀
    【ALINX 技術(shù)分享】AMD <b class='flag-5'>Versal</b> AI Edge <b class='flag-5'>自適應(yīng)計(jì)算</b><b class='flag-5'>加速</b><b class='flag-5'>平臺(tái)</b>之 <b class='flag-5'>Versal</b> 介紹(2)

    【ALINX 技術(shù)分享】AMD Versal AI Edge 自適應(yīng)計(jì)算加速平臺(tái)之準(zhǔn)備工作(1)

    AMD Versal AI Edge 自適應(yīng)計(jì)算加速平臺(tái)之準(zhǔn)備工作,包含軟件環(huán)境、硬件環(huán)境。
    的頭像 發(fā)表于 03-07 15:49 ?790次閱讀
    【ALINX 技術(shù)分享】AMD <b class='flag-5'>Versal</b> AI Edge <b class='flag-5'>自適應(yīng)計(jì)算</b><b class='flag-5'>加速</b><b class='flag-5'>平臺(tái)</b>之準(zhǔn)備工作(1)

    AMD Versal AI Edge自適應(yīng)計(jì)算加速平臺(tái)Versal介紹(2)

    Versal 包含了 Cortex-A72 處理器和 Cortex-R5 處理器,PL 端可編程邏輯部分,PMC 平臺(tái)管理控制器,AI Engine 等模塊,與以往的 ZYNQ 7000 和 MPSoC 不同,Versal 內(nèi)部
    的頭像 發(fā)表于 03-06 18:12 ?1452次閱讀
    AMD <b class='flag-5'>Versal</b> AI Edge<b class='flag-5'>自適應(yīng)計(jì)算</b><b class='flag-5'>加速</b><b class='flag-5'>平臺(tái)</b>之<b class='flag-5'>Versal</b>介紹(2)

    Versal自適應(yīng)SoC硬件、IP和平臺(tái)開發(fā)方法指南

    電子發(fā)燒友網(wǎng)站提供《Versal自適應(yīng)SoC硬件、IP和平臺(tái)開發(fā)方法指南.pdf》資料免費(fèi)下載
    發(fā)表于 01-03 10:49 ?0次下載
    <b class='flag-5'>Versal</b><b class='flag-5'>自適應(yīng)</b>SoC硬件、IP和<b class='flag-5'>平臺(tái)</b>開發(fā)方法指南

    Versal自適應(yīng)SoC系統(tǒng)集成和 確認(rèn)方法指南

    電子發(fā)燒友網(wǎng)站提供《Versal自適應(yīng)SoC系統(tǒng)集成和 確認(rèn)方法指南.pdf》資料免費(fèi)下載
    發(fā)表于 01-03 10:48 ?0次下載
    <b class='flag-5'>Versal</b><b class='flag-5'>自適應(yīng)</b>SoC系統(tǒng)集成和 確認(rèn)方法指南
    RM新时代网站-首页