RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Verilog/FPGA開源項(xiàng)目介紹

OpenFPGA ? 來(lái)源:OpenFPGA ? 作者:碎碎思 ? 2021-11-17 11:19 ? 次閱讀

優(yōu)秀的 Verilog/FPGA開源項(xiàng)目介紹(七)- CAN0、CAN總線介紹《【科普】CAN總線介紹及FPGA實(shí)現(xiàn)方案簡(jiǎn)介》

1、CAN權(quán)威文檔CAN總線有兩個(gè)ISO國(guó)際標(biāo)準(zhǔn):ISO11898 和 ISO11519。其中:

ISO11898 定義了通信速率為 125 kbps~1 Mbps 的高速 CAN 通信標(biāo)準(zhǔn),屬于閉環(huán)總線,傳輸速率可達(dá)1Mbps,總線長(zhǎng)度 ≤ 40米。

ISO11519 定義了通信速率為 10~125 kbps 的低速 CAN 通信標(biāo)準(zhǔn),屬于開環(huán)總線,傳輸速率為40kbps時(shí),總線長(zhǎng)度可達(dá)1000米。

ISO 11898 文檔在這里

鏈接//caiyun.139.com/m/i?1B5C60ZjPpmPA提取碼:PR9t復(fù)制內(nèi)容打開和彩云PC客戶端,操作更方便哦

3、【小梅哥FPGA】使用FPGA實(shí)現(xiàn)CAN通信的例子(NIOS+CAN IP)

https://bbs.elecfans.com/jishu_1385802_1_1.html

這是小梅哥FPGA開發(fā)板上的實(shí)例,之所以放到第一個(gè)是因?yàn)檫@是目前FPGA實(shí)現(xiàn)CAN通信的比較完美的解決方案,單純使用硬件描述語(yǔ)言的IP,會(huì)有一些不可預(yù)知的BUG,但是使用軟核處理器是比較完美的。

上圖就是整個(gè)項(xiàng)目的系統(tǒng)方案,也很好理解,就不過多贅述了。

SJA100就是CAN控制器;

VP230就是CAN收發(fā)器。

PS:代碼在上訴鏈接中。

4、liteCAN

https://github.com/WangXuan95/liteCAN

基于 FPGA 的輕量級(jí)CAN總線控制器

此項(xiàng)目實(shí)現(xiàn)的是CAN控制器,CAN收發(fā)器還是需要外掛。

簡(jiǎn)介CAN總線作為工業(yè)和汽車領(lǐng)域最常用的通信總線,具有拓?fù)浣Y(jié)構(gòu)簡(jiǎn)潔、可靠性高、傳輸距離長(zhǎng)等優(yōu)點(diǎn)。CAN總線的非破壞性仲裁機(jī)制依賴于幀ID,CAN2.0A和CAN2.0B分別規(guī)定了11bit-ID(短ID) 的標(biāo)準(zhǔn)幀和29bit-ID(長(zhǎng)ID) 的擴(kuò)展幀,另外,還有遠(yuǎn)程幀這種數(shù)據(jù)請(qǐng)求機(jī)制。關(guān)于CAN總線的更多知識(shí)可以參考這個(gè)科普文章。

CAN總線的復(fù)雜機(jī)制決定了控制器設(shè)計(jì)的復(fù)雜性。本庫(kù)實(shí)現(xiàn)了一個(gè)輕量化但完備的CAN控制器,特點(diǎn)如下:

本地ID可固定配置為任意短ID。

發(fā)送 : 僅支持以本地ID發(fā)送數(shù)據(jù)長(zhǎng)度為4Byte的幀。

接收 : 支持接收短ID或長(zhǎng)ID的幀,接收幀的數(shù)據(jù)長(zhǎng)度沒有限制 (即支持 0~8Byte ) 。

接收幀過濾 : 可針對(duì)短ID和長(zhǎng)ID獨(dú)立設(shè)置過濾器,只接收和過濾器匹配的數(shù)據(jù)幀。

自動(dòng)響應(yīng)遠(yuǎn)程幀 : 當(dāng)收到的遠(yuǎn)程幀與本地ID匹配時(shí),自動(dòng)將發(fā)送緩存中的下一個(gè)數(shù)據(jù)發(fā)送出去。若緩存為空,則重復(fù)發(fā)送上次發(fā)過的數(shù)據(jù)。

平臺(tái)無(wú)關(guān) :純 RTL 編寫 (SystemVerilog),可以在 Altera 和 Xilinx 等各種 FPGA 上運(yùn)行。

設(shè)計(jì)文件說(shuō)明

設(shè)計(jì)相關(guān)的4個(gè)文件在 RTL 文件夾中,各文件功能如下表。你只需將以上4個(gè)文件包含進(jìn)工程,就可以調(diào)用can_top.sv進(jìn)行更高層次的CAN通信業(yè)務(wù)的二次開發(fā)。

此項(xiàng)目非常完整,項(xiàng)目由中文說(shuō)明,完備的TB及測(cè)試方案。

5、CAN-fpga

https://github.com/AlxyF/CAN-fpga

項(xiàng)目沒有任何介紹,看文件結(jié)構(gòu),是基于Quartus II建立的,結(jié)構(gòu)和上一項(xiàng)目完全沒什么區(qū)別。整個(gè)項(xiàng)目應(yīng)該是完備的,有興趣可以看看。

6、sja1000

https://github.com/zhaotliang/sja1000

這個(gè)就是Verilog編寫的外掛SJA100的驅(qū)動(dòng)程序,這里就不過多介紹了。

7、Click_MCP25625

https://github.com/MikroElektronika/Click_MCP25625

這是MCP25625(控制器+收發(fā)器集合)的SPI驅(qū)動(dòng)(ARM單片機(jī)的)。

https://github.com/UberLambda/CANnuccia

這個(gè)項(xiàng)目和這個(gè)功能一樣,就不展開描述了。

USB-CAN(調(diào)試?yán)鳎┮驗(yàn)楸酒跊]幾個(gè)開源項(xiàng)目,所以這里在推薦幾個(gè)開源的USB-CAN方案,大部分都是可以直接打板使用的。

一、stm32f0 + CAN收發(fā)器TJA1051/3

https://canable.io/

https://codechina.csdn.net/mirrors/HubertD/candleLight?utm_source=csdn_github_accelerator

https://github.com/HubertD/candleLight/blob/master/export/v1.1/pdf/candleLight-v1.1.pdf

ta有完全開源的軟硬件及上位機(jī)支持,支持windos和linux Stock can并且都免驅(qū)哦。且支持Python。

上述的方案某寶上也有成品。

二、KS22方案

http://bbs.eeworld.com.cn/thread-491860-1-1.html

相關(guān)文檔及上位機(jī):

三、open-usb-can

https://github.com/fabiobaltieri/open-usb-can

文檔很完備。

該項(xiàng)目是基于 ATMega32U2 和 MCP2515 SPI CANBus 控制器的 USB 轉(zhuǎn) CANBus 接口。

最后,還是感謝各個(gè)大佬開源的項(xiàng)目,讓我們受益匪淺。后面有什么感興趣方面的項(xiàng)目,大家可以在后臺(tái)留言或者加微信留言,今天就到這,我是爆肝的碎碎思,期待下期文章與你相見。

責(zé)任編輯:haq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1629

    文章

    21729

    瀏覽量

    602986
  • CAN
    CAN
    +關(guān)注

    關(guān)注

    57

    文章

    2744

    瀏覽量

    463615
  • 通信
    +關(guān)注

    關(guān)注

    18

    文章

    6024

    瀏覽量

    135950

原文標(biāo)題:優(yōu)秀的 Verilog/FPGA開源項(xiàng)目介紹(七)- CAN通信

文章出處:【微信號(hào):Open_FPGA,微信公眾號(hào):OpenFPGA】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    Verilog 測(cè)試平臺(tái)設(shè)計(jì)方法 Verilog FPGA開發(fā)指南

    Verilog測(cè)試平臺(tái)設(shè)計(jì)方法是Verilog FPGA開發(fā)中的重要環(huán)節(jié),它用于驗(yàn)證Verilog設(shè)計(jì)的正確性和性能。以下是一個(gè)詳細(xì)的Verilog
    的頭像 發(fā)表于 12-17 09:50 ?120次閱讀

    凌蒙派OpenHarmony開源項(xiàng)目榮獲本期Gitee官方推薦

    近日,我司凌蒙派OpenHarmony開源項(xiàng)目榮獲本期Gitee官方推薦。本期Gitee官方推薦不僅是對(duì)凌蒙派OpenHarmony開源項(xiàng)目的高度認(rèn)可,也是對(duì)我司在推動(dòng)
    的頭像 發(fā)表于 11-20 01:04 ?242次閱讀
    凌蒙派OpenHarmony<b class='flag-5'>開源</b><b class='flag-5'>項(xiàng)目</b>榮獲本期Gitee官方推薦

    開源ISP(Infinite-ISP)介紹

    公開,都是給一堆函數(shù)自己調(diào)用調(diào)試。因?yàn)閺S商將 ISP 算法視為保持市場(chǎng)競(jìng)爭(zhēng)力的獨(dú)特秘訣。雖然之前介紹了很多開源ISP項(xiàng)目(優(yōu)秀的 Verilog/F
    的頭像 發(fā)表于 11-18 10:21 ?398次閱讀
    <b class='flag-5'>開源</b>ISP(Infinite-ISP)<b class='flag-5'>介紹</b>

    Verilog vhdl fpga

    崗位職責(zé) 1.負(fù)責(zé)FPGA的架構(gòu)設(shè)計(jì)、代碼編寫、仿真等; 2.協(xié)同軟、硬件工程師完成系統(tǒng)聯(lián)調(diào)和測(cè)試; 3.負(fù)責(zé)項(xiàng)目FPGA設(shè)計(jì)的相關(guān)文檔編寫及維護(hù);任職要求 1.碩士及以上學(xué)歷,電子、通信、計(jì)算機(jī)
    發(fā)表于 11-12 16:40

    如何自動(dòng)生成verilog代碼

    介紹幾種自動(dòng)生成verilog代碼的方法。
    的頭像 發(fā)表于 11-05 11:45 ?287次閱讀
    如何自動(dòng)生成<b class='flag-5'>verilog</b>代碼

    FPGA加速深度學(xué)習(xí)模型的案例

    名稱 :DE5Net_Conv_Accelerator 應(yīng)用場(chǎng)景 :面向深度學(xué)習(xí)的開源項(xiàng)目,實(shí)現(xiàn)了AlexNet的第一層卷積運(yùn)算加速。 技術(shù)特點(diǎn) : 采用了Verilog語(yǔ)言進(jìn)行編程,與PCIe接口相集成,可以直接插入到
    的頭像 發(fā)表于 10-25 09:22 ?214次閱讀

    基于FPGA的JPEG-LS圖像壓縮器介紹

    現(xiàn)在來(lái)看一下GitHub上面一個(gè)開源的JPEG LS算法的Verilog實(shí)現(xiàn)
    的頭像 發(fā)表于 10-15 17:27 ?381次閱讀
    基于<b class='flag-5'>FPGA</b>的JPEG-LS圖像壓縮器<b class='flag-5'>介紹</b>

    ElfBoard開源項(xiàng)目|“智慧光伏”開源項(xiàng)目技術(shù)文檔

    最大化地捕捉和利用。下面就和各位小伙伴詳細(xì)介紹一下這一開源項(xiàng)目是怎樣實(shí)現(xiàn)的。環(huán)境說(shuō)明1.開發(fā)環(huán)境操作系統(tǒng):Ubuntu18.0464位版2.交叉編譯工具鏈:arm-
    的頭像 發(fā)表于 10-11 15:52 ?387次閱讀
    ElfBoard<b class='flag-5'>開源</b><b class='flag-5'>項(xiàng)目</b>|“智慧光伏”<b class='flag-5'>開源</b><b class='flag-5'>項(xiàng)目</b>技術(shù)文檔

    【招聘】verilog vhdl FPGA

    1.熟悉FPGA架構(gòu)及應(yīng)用,熟悉圖像算法的FPGA實(shí)現(xiàn)。 2.熟悉verilog vhdl,熟悉Xilinx或Intel等開發(fā)工具。 3.有AI算法 fpga實(shí)現(xiàn)經(jīng)驗(yàn)優(yōu)先。 4.本科及
    發(fā)表于 09-02 15:50

    哪有FPGAverilog編程基礎(chǔ)知識(shí)?

    沒接觸過FPGA開發(fā),那個(gè)verilog編程有什么入門基礎(chǔ)知識(shí)學(xué)習(xí)的?
    發(fā)表于 04-29 23:09

    FPGA開源項(xiàng)目Verilog常用可綜合IP模塊庫(kù)

    所有代碼在典型的 FPGA 和主流 FPGA 供應(yīng)商中都具有高度可重用性。 可以出于任何目的對(duì)文件進(jìn)行重新混合、轉(zhuǎn)換和構(gòu)建,甚至是商業(yè)用途。
    發(fā)表于 03-29 11:31 ?964次閱讀
    <b class='flag-5'>FPGA</b><b class='flag-5'>開源</b><b class='flag-5'>項(xiàng)目</b>:<b class='flag-5'>Verilog</b>常用可綜合IP模塊庫(kù)

    fpga是用c語(yǔ)言還是verilog

    FPGA(現(xiàn)場(chǎng)可編程邏輯門陣列)開發(fā)主要使用的編程語(yǔ)言是硬件描述語(yǔ)言(HDL),其中Verilog是最常用的編程語(yǔ)言之一。而C語(yǔ)言通常用于傳統(tǒng)的軟件編程,與FPGA的硬件編程有所區(qū)別。
    的頭像 發(fā)表于 03-27 14:38 ?1955次閱讀

    FPGA? 開搞!

    。 該工具鏈?zhǔn)褂?Yosys 和 OpenFPGALoader 等開源工具,并與 Cologne Chip 合作開發(fā)實(shí)施和比特流生成工具。在設(shè)計(jì)輸入方面,工程師可以使用 Verilog、VHDL(通過
    發(fā)表于 01-11 00:52

    關(guān)于FPGA開源項(xiàng)目介紹

    Hello,大家好,之前給大家分享了大約一百多個(gè)關(guān)于FPGA開源項(xiàng)目,涉及PCIe、網(wǎng)絡(luò)、RISC-V、視頻編碼等等,這次給大家?guī)?lái)的是不枯燥的娛樂項(xiàng)目,主要偏向老的游戲內(nèi)核使用
    的頭像 發(fā)表于 01-10 10:54 ?1442次閱讀
    關(guān)于<b class='flag-5'>FPGA</b>的<b class='flag-5'>開源</b><b class='flag-5'>項(xiàng)目</b><b class='flag-5'>介紹</b>

    開源FPGA項(xiàng)目有哪些

    請(qǐng)問開源FPGA項(xiàng)目有哪些?
    發(fā)表于 12-26 12:09
    RM新时代网站-首页