RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

Xilinx Vitis 2020.1里面MicroBlaze軟核的sleep函數(shù)卡死的問題

C29F_xilinx_inc ? 來源:賽靈思 ? 作者:賽靈思 ? 2022-02-16 16:21 ? 次閱讀

在Vitis里面創(chuàng)建了一個LwIP工程,調(diào)試的時候發(fā)現(xiàn),在BRAM里面運行正常,但如果改到DDR3內(nèi)存里面運行,啟動時就會卡死在sleep函數(shù)上。

于是建立了一個Hello World工程來檢查,代碼如下:

#include
#include
#include "platform.h"

int main()
{
int i = 0;

init_platform();

xil_printf("Hello World\r\n");
xil_printf("Successfully ran Hello World application\r\n");

while (1)
{
xil_printf("i=%d\r\n", i);
i++;
sleep(1);
}

cleanup_platform();
return 0;
}

用xil_prinf串口打印函數(shù),編譯后.text的大小為4944。將xil_printf全部替換為printf(替換后所有的\r可以省去),編譯后.text的大小為70964。

沒有使能Instruction and Data Cache時,需要在MicroBlaze里面勾選Enable Peripheral AXI Instruction Interface,才能將程序放入DDR3內(nèi)存中執(zhí)行:

pYYBAGGYSaKAVAs1AAD0gzlf86Y149.png

poYBAGIMpxmALRTUAAAzYFhpVkU743.png

Code Sections就是程序代碼的放置位置。

pYYBAGIMpxqAZL0BAAELhozcV0c459.png

如果使能了Cache(勾選了Use Instruction and Data Caches),就可以不用勾選Enable Peripheral AXI Instruction Interface(勾不勾選,對sleep函數(shù)沒有影響)。

poYBAGIMpxyAD9_YAAE8j9hq3YM319.png

測試后發(fā)現(xiàn):

程序運行在DDR3中,開了cache,用printf:sleep無法使用
程序運行在DDR3中,開了cache,用xil_printf:sleep可以使用
程序運行在DDR3中,不開cache,用printf:sleep無法使用
程序運行在DDR3中,不開cache,用xil_printf:sleep無法使用

但是如果仔細看的話,會發(fā)現(xiàn)有些情況下sleep并不是完全卡死,而是過了好幾分鐘才返回,串口打印出下一個i的值。這說明sleep并不是無法使用,而是執(zhí)行起來非常慢。
sleep函數(shù)內(nèi)部是用匯編語句實現(xiàn)的,可能是放到DDR3里面執(zhí)行的話,取指有一定的問題。放到BRAM里面則可以正常運行。

所以,如果程序很大,非要放到DDR3里面運行的話,那就最好不要使用sleep函數(shù)??梢宰约盒薷膕leep函數(shù)的代碼,或者干脆自己重定義另外一個延時函數(shù)。

審核編輯:符乾江

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • Xilinx
    +關注

    關注

    71

    文章

    2167

    瀏覽量

    121301
  • MicroBlaze
    +關注

    關注

    3

    文章

    68

    瀏覽量

    21548
收藏 人收藏

    評論

    相關推薦

    如何申請xilinx IP的license

    在使用FPGA的時候,有些IP是需要申請后才能使用的,本文介紹如何申請xilinx IP的license。
    的頭像 發(fā)表于 10-25 16:48 ?324次閱讀
    如何申請<b class='flag-5'>xilinx</b> IP<b class='flag-5'>核</b>的license

    MicroBlaze V處理器的功能特性

    本指南提供了有關 AMD Vivado Design Suite 中包含的 32 位和 64 位 MicroBlaze V 處理器的信息。該文檔旨在用作為處理器硬件架構的指南,隨附《RISC-V 指令集手冊》第一卷和第二卷。
    的頭像 發(fā)表于 10-16 09:17 ?447次閱讀
    <b class='flag-5'>MicroBlaze</b> V<b class='flag-5'>軟</b><b class='flag-5'>核</b>處理器的功能特性

    pcm5121里面EQ如何設定做1.1通道輸出?

    pcm5121里面EQ如何設定做1.1通道輸出
    發(fā)表于 09-30 08:27

    [XILINX] 正點原子ZYNQ7035/7045/7100開發(fā)板發(fā)布、ZYNQ 7000系列、雙ARM、PCIe2.0、SFPX2!

    正點原子FPGA新品ZYNQ7035/7045/7100開發(fā)板,ZYNQ 7000系列、雙ARM、PCIe2.0、SFPX2! 正點原子Z100 ZYNQ開發(fā)板,搭載Xilinx Zynq7000
    發(fā)表于 09-02 17:18

    請問TINA-TI 9里面是否有與非門?

    TINA-TI 9里面是否有與非門?
    發(fā)表于 08-15 08:03

    STM32F407GET6的工程發(fā)CAN數(shù)據(jù)時,容易卡死在rt_device_write函數(shù)里面,為什么?

    同樣是在RTThread里面調(diào)用 rt_device_write(can_dev, 0, &msg, sizeof(msg)) 發(fā)送CAN數(shù)據(jù)時, 基于STM32F407GET6的工程就容易卡死在這個函數(shù)
    發(fā)表于 07-15 08:26

    esp32-c3使用esp_sleep_enable_ext1_wakeup()函數(shù)報錯的原因?

    在程序中添加esp_sleep_enable_ext1_wakeup(ext_wakeup_pin_1_mask, ESP_EXT1_WAKEUP_ANY_HIGH);為啥會報錯,在官網(wǎng)文檔
    發(fā)表于 06-18 07:23

    FPGA的IP使用技巧

    FPGA的IP使用技巧主要包括以下幾個方面: 理解IP的概念和特性 : IP是指用硬
    發(fā)表于 05-27 16:13

    AMD Vitis? Embedded嵌入式軟件開發(fā)套件的功能和特性概述

    Vitis Embedded 是一款獨立的嵌入式軟件開發(fā)套件,主要用于為 AMD 自適應 SoC 和 FPGA 中的 AMD 嵌入式處理子系統(tǒng)(基于 ARM 的子系統(tǒng)和 AMD MicroBlaze)開發(fā)并編譯 C/C++ 軟件。
    的頭像 發(fā)表于 04-08 10:50 ?917次閱讀
    AMD <b class='flag-5'>Vitis</b>? Embedded嵌入式軟件開發(fā)套件的功能和特性概述

    stm32f405 ucoslll跳轉(zhuǎn)后可以進入主程序,但為什么會卡死在OSTaskCreate函數(shù)?

    stm32f405 ucoslll跳轉(zhuǎn)后可以進入主程序,但是卡死在OSTaskCreate函數(shù),任務無法運行。 void JumpToApp(void) { uint32_t i=0
    發(fā)表于 04-01 07:37

    STM32H747雙的HSEM運行FreeRtos系統(tǒng)會卡死是怎么回事?

    SemaphoreGiveFromISR就正常。 3。懷疑是FreeRtos問題,有做了實驗,使用了按鍵中斷,中斷優(yōu)先級和HSEM一樣,都是6,在中斷可以使用SemaphoreGiveFromISR或任務二值信號量,不會卡死
    發(fā)表于 03-28 06:32

    Vitis2023.2使用之—— updata to Vitis Unified IDE

    上一章聊了一下vitis2023.2怎樣使用classic Vitis IDE,這章我們來說一說基于classic Vitis IDE的工程怎么樣更新到新版本的Vitis Unifie
    發(fā)表于 03-24 17:14

    Vitis2023.2使用之—— classic Vitis IDE

    Vitis 已經(jīng)更新到2023.2了,新版本相較于舊版本更新了嵌入式平臺,新版平臺增加了Versal? AI 引擎 DSP 設計的增強功能,全新的獨立 Vitis 嵌入式軟件,最新 Vitis 統(tǒng)一
    發(fā)表于 03-24 16:15

    AMD FPGA的MicroBlaze固化過程詳解

    MicroBlaze是AMD FPGA推出的一款32/64位嵌入式處理器,其高度可配置,可滿足通信、工業(yè)、醫(yī)療、汽車、以及消費類各場景需求。
    的頭像 發(fā)表于 03-21 17:08 ?2181次閱讀
    AMD FPGA的<b class='flag-5'>MicroBlaze</b>固化過程詳解

    求助,在TASKING軟件如何建立多核工程并能實現(xiàn)3個運行?

    底層庫文件。cstart.c,cstart_tc1.c,cstart_tc2.c都是指向的main()函數(shù)。也就是說不能像BaseFramework一樣每個各有一個main函數(shù)。請
    發(fā)表于 02-05 09:09
    RM新时代网站-首页