自中科昊芯推出專題講解SCI串口通信以來，第一期主要講解SCI串口FIFO通信原理，第二期主要講解SCI串口自動波特率，本期主要講解FIFO中斷通信邏輯。

HX2000系列SCI模塊原理與中斷邏輯如下，中斷邏輯為：當(dāng)SCITXBUF數(shù)據(jù)被傳輸?shù)絋XSHF寄存器時，將通過SCICTL［TXRDY］產(chǎn)生一個發(fā)送中斷，使能SCICTL［TXINTENA］打開發(fā)送中斷信號，將通過PIE響應(yīng)CPU執(zhí)行，使得CPU可以連續(xù)寫數(shù)據(jù)到SCITXBUF，使得SCI模塊可以向PC端連續(xù)發(fā)送數(shù)據(jù)。當(dāng)SCI接收一個完整幀，并將RXSHF寄存器中的數(shù)據(jù)傳輸?shù)絊CIRXBUF寄存器中，將通過SCIRXST［RXRDY］產(chǎn)生一個接收中斷，使能SCICTL［RXBKINTENA］打開接收中斷信號，將通過PIE響應(yīng)CPU執(zhí)行，使得CPU讀取PC端發(fā)送的數(shù)據(jù)幀。

由此設(shè)計SCI串口FIFO中斷通信實例：采用SCI與串口CH340，連續(xù)發(fā)送數(shù)據(jù)，PC端接收發(fā)送的數(shù)據(jù)；通過串口調(diào)試助手，向CPU發(fā)送任意一組數(shù)據(jù)，CPU接收發(fā)送的數(shù)據(jù)。

基于以上分析，在CDK上開發(fā)SCI串口FIFO中斷通信輸出程序，代碼包括：SCI GPIO外設(shè)引腳配置，F(xiàn)IFO功能配置，發(fā)送與接收中斷程序，主程序調(diào)用執(zhí)行。主要代碼如下：

CDK上開發(fā)SCI串口FIFO中斷通信程序，其編譯結(jié)果為：

編譯通過后，就可以開始調(diào)試了，DSP端連續(xù)發(fā)送數(shù)據(jù)的調(diào)試結(jié)果如下：

PC端發(fā)送數(shù)據(jù)的調(diào)試結(jié)果如下：

調(diào)試后，可通過串口調(diào)試助手查看發(fā)送與接收到的數(shù)據(jù)如下圖：