電子發(fā)燒友網(wǎng)報(bào)道（文/吳子鵬）后摩爾定律時(shí)代，如何在不依賴價(jià)格昂貴的先進(jìn)制程的情況下顯著提升芯片的性能，成為行業(yè)共同關(guān)注的話題。此時(shí)，封裝在整個(gè)產(chǎn)業(yè)中的戰(zhàn)略地位凸顯出來，從傳統(tǒng)的倒裝和晶圓級(jí)封裝，逐漸擴(kuò)充到了扇出型封裝、3D封裝、SiP（系統(tǒng)級(jí)封裝）等方式，后面幾種都是先進(jìn)封裝的代表性技術(shù)。

SiP封裝的全稱為System In a Package系統(tǒng)級(jí)封裝，將多種功能芯片，包括處理器、存儲(chǔ)器等功能芯片集成在一個(gè)封裝內(nèi)，從而實(shí)現(xiàn)一個(gè)基本完整的功能。SiP和SoC雖然都是集成，但是兩者有著明顯的差別，后者是從芯片設(shè)計(jì)角度出發(fā)，是摩爾定律的延續(xù)，SiP則是從封裝角度出發(fā)，是超越摩爾定律的重要路徑。按照從屬關(guān)系，SoC是SiP的一部分。我們都知道，蘋果公司的Apple Watch和AirPods都是SiP封裝技術(shù)的受益者。

隨著SiP封裝的作用越來越被認(rèn)可，目前布局的廠商維度也變得更加多元化，比如消費(fèi)電子產(chǎn)業(yè)鏈中的代工廠和組裝廠，汽車產(chǎn)業(yè)鏈中的Tier 1級(jí)供應(yīng)商，傳統(tǒng)的半導(dǎo)體封裝企業(yè)等等。那么廠商如何看待和布局SiP封裝技術(shù)？而SiP封裝和熱門技術(shù)Chiplet又有怎樣的關(guān)系？在由博聞創(chuàng)意主辦的第六屆中國系統(tǒng)級(jí)封裝大會(huì)-蘇州站上，相關(guān)專家對于SiP封裝技術(shù)的發(fā)展發(fā)表了自己的觀點(diǎn)。

SiP封裝技術(shù)的定位和效果

蘋果公司在初代Apple Watch便開始使用SiP封裝技術(shù)，并取得了積極的效果。據(jù)悉，在Apple Watch中，共包含了大概900多個(gè)電子元器件，通過SiP封裝技術(shù)，蘋果將CPU、記憶體、音頻、觸控、電源管理、WiFi、NFC等獨(dú)立的功能器件綜合在一起。在Apple Watch Series 6 中，蘋果通過 SiP 封裝技術(shù)集成了一顆蘋果 A13 應(yīng)用處理器和一些其他功能的處理器。

那么，到底什么樣的應(yīng)用應(yīng)該采用SiP封裝技術(shù)？或者說SiP封裝技術(shù)可以應(yīng)用的方向有哪些？紫光展銳（上海）科技有限公司封裝系統(tǒng)架構(gòu)部部長陳思談到了SiP封裝技術(shù)的定位。

“SiP封裝技術(shù)最好的特點(diǎn)是靈活性，可以根據(jù)需求來設(shè)計(jì)產(chǎn)品。SiP封裝技術(shù)是集成電路其中的一個(gè)發(fā)展方向，它是通過先進(jìn)封裝的技術(shù)達(dá)到性能、尺寸和功耗等方面的平衡。和SoC相比，SoC由于將數(shù)模元件都集成到一個(gè)die上，其集成度和電性能都會(huì)更高，但成本隨著工藝精進(jìn)越來越高。且隨著單一die的尺寸變大，SoC的良率也是一個(gè)極大的挑戰(zhàn)?！?陳思表示，“而SoC面臨的兩大挑戰(zhàn)，恰恰是SiP封裝的優(yōu)點(diǎn)。SiP封裝能夠?qū)?shù)模分開，可以在數(shù)字邏輯部分選擇使用先進(jìn)制程，在模擬部分使用成熟制程，系統(tǒng)成本更低，上市周期更短?！?br />
通過紫光展銳SiP封裝產(chǎn)品和普通模組產(chǎn)品的對比，陳思講到了一些SiP封裝的應(yīng)用效果，其中SiP封裝的優(yōu)勢為：

·更靈活的系統(tǒng)設(shè)計(jì)；
·更高的空間利用率；
·更簡潔的系統(tǒng)；
·更快的上市時(shí)間；
·更高的性能；
·更高的可靠性。

采用SiP封裝之后達(dá)到的效果為：

·產(chǎn)品多樣性；
·減小45%的模組面積；
·產(chǎn)品設(shè)計(jì)環(huán)節(jié)極大減少；
·提前4個(gè)月上市；
·RF性能提高；
·可靠性提高。

陳思指出，SiP封裝發(fā)展需要三大支撐，也就是業(yè)務(wù)開展的“鐵三角”，分別是多樣化的客戶、全面的技術(shù)和大量的人才。

先進(jìn)封裝之hybrid bonding技術(shù)

剛剛已經(jīng)提到目前全球很多公司都在布局SiP封裝技術(shù)，不過大家入局的角度不同，比如很有代表性的是，臺(tái)積電推出的是先進(jìn)封裝解決方案，其中的代表技術(shù)為3DFabric技術(shù)，由前端和后端技術(shù)組成，包括TSMC-SoIC、CoWoS和InFO。

為什么在晶圓代工方面獨(dú)領(lǐng)風(fēng)騷的臺(tái)積電還要入局先進(jìn)封裝呢？這項(xiàng)技術(shù)到底有什么好處呢？我們能夠從國際半導(dǎo)體產(chǎn)業(yè)協(xié)會(huì)（SEMI）高級(jí)總監(jiān)張文達(dá)的分享中找到部分答案。

他表示，“封裝近幾年是一個(gè)異軍突起的狀態(tài)。從2D封裝逐步進(jìn)化到3D封裝的過程中，引腳的密度越來越高，作為摩爾定律的延伸，先進(jìn)封裝的關(guān)注點(diǎn)已經(jīng)從摩爾定律時(shí)單位面積的晶體管數(shù)量轉(zhuǎn)變?yōu)楝F(xiàn)在的單位面積上的連接點(diǎn)數(shù)量?！?br />
張文達(dá)指出，目前SEMI先進(jìn)封裝方面比較關(guān)注hybrid bonding這樣技術(shù)，中文釋義為混合鍵合技術(shù)。很多從業(yè)者都知道英特爾也在密切關(guān)注這項(xiàng)技術(shù)的發(fā)展，2021年6月，英特爾院士、封裝研究與系統(tǒng)解決方案總監(jiān)Johanna Swan在解讀英特爾封裝技術(shù)路線圖時(shí)專門提到，“從標(biāo)準(zhǔn)封裝到嵌入式橋接時(shí)，凸點(diǎn)間距從100微米變?yōu)?5-36微米。到Foveros封裝時(shí)，英特爾將芯片堆疊在一起，實(shí)現(xiàn)橫向和縱向的互連，凸點(diǎn)間距大概是50微米。未來，英特爾將通過采用Hybrid Bonding技術(shù)，計(jì)劃實(shí)現(xiàn)小于10微米的凸點(diǎn)間距?！焙苊黠@，這是和張文達(dá)上面的解讀是不謀而合的。

“Hybrid Bonding技術(shù)讓器件之間的數(shù)據(jù)交互不再需要通過內(nèi)部的總線和外部的總線走很大一圈，可以實(shí)現(xiàn)‘樓上’與‘樓下’的快速通信，使得片內(nèi)的帶寬得到巨量的提升；其次，Hybrid Bonding技術(shù)能夠支持芯片在很高的頻率下運(yùn)行；還有一點(diǎn)是Hybrid Bonding技術(shù)讓芯片不再使用有機(jī)材料，散熱能力得到了大幅提升?！?張文達(dá)在此提到。

Chiplet需要全新的EDA工具

在先進(jìn)封裝的概念下，有兩個(gè)分支概念的發(fā)展是格外受到重視的，一個(gè)是上述提到的SiP封裝，另一個(gè)則是Chiplet。目前，Chiplet的未來發(fā)展路線還在規(guī)劃中，但是作為先進(jìn)封裝的一種延伸，Chiplet在部分從業(yè)者眼中，也被認(rèn)為是一種SiP技術(shù)。當(dāng)然，在技術(shù)高速筑基和發(fā)展階段，為其定調(diào)還為時(shí)過早。不過，目前Chiplet的一些技術(shù)優(yōu)勢已經(jīng)顯露出來。

芯和半導(dǎo)體科技（上海）有限公司聯(lián)合創(chuàng)始人、高級(jí)副總裁代文亮表示，Chiplet是模塊化SoC的興起，主要的優(yōu)勢包括能夠使用更小的芯片獲得更高的良率，超越光罩的限制；在相關(guān)芯片的最佳節(jié)點(diǎn)上能夠混合和匹配小芯片；Chiplet具有可重用性和更低的成本，能夠達(dá)到更佳的性能。

基于以上的優(yōu)勢和特點(diǎn)，他指出，Chiplet需要一個(gè)全新的EDA設(shè)計(jì)工具，這個(gè)EDA工具要能夠?qū)崿F(xiàn)幾方面的功能。

首先是在架構(gòu)方面，適用于Chiplet的EDA工具需要能夠?qū)崿F(xiàn)系統(tǒng)級(jí)連接，可以做到堆棧管理，支持層次化設(shè)計(jì)。

其次是在物理實(shí)現(xiàn)方面，適用于Chiplet的EDA工具需要有協(xié)同設(shè)計(jì)環(huán)境，可以實(shí)現(xiàn)跨領(lǐng)域的工程變更，支持多芯片3D布局規(guī)劃和布線，擁有一個(gè)統(tǒng)一的數(shù)據(jù)庫。

第三是在分析方面，適用于Chiplet的EDA工具可以完成片上、封裝電磁分析，支持芯片封裝聯(lián)合仿真，可以進(jìn)行多物理分析，能夠與布局布線工具無縫集成。

最后是在驗(yàn)證方面，適用于Chiplet的EDA工具支持芯片工藝約束、封裝制造設(shè)計(jì)規(guī)則、芯片3D封裝約束和芯片數(shù)據(jù)通信協(xié)議等。

深圳市奇普樂芯片技術(shù)有限公司CEO許榮峰談到了Chiplet應(yīng)用落地的可行性探索，他也是認(rèn)可Chiplet技術(shù)其實(shí)就是一種SiP技術(shù)，是SiP技術(shù)的再發(fā)展。他認(rèn)為，2.5D和3D封裝技術(shù)是Chiplet技術(shù)的集大成者，目前相關(guān)工藝已經(jīng)成熟。相較于過往SiP技術(shù)更加強(qiáng)調(diào)載板，Chiplet技術(shù)的關(guān)鍵是中介層，針對不同的應(yīng)用，方案設(shè)計(jì)只需要更新中介層即可。

今年上半年，芯片制造商英特爾、臺(tái)積電、三星聯(lián)合日月光、AMD、ARM、高通、谷歌、微軟、Meta(Facebook)等十家行業(yè)巨頭共同宣布，成立小芯片（Chiplet）聯(lián)盟，并推出一個(gè)全新的通用芯片互聯(lián)標(biāo)準(zhǔn)——Ucle。許榮峰也特別提到了這個(gè)聯(lián)盟，并認(rèn)為未來的20年將會(huì)是Chiplet發(fā)展的“黃金二十年”。他指出，“Chiplet并不是先進(jìn)制程的延續(xù)，很多功能單元會(huì)停留在最適合它的工藝節(jié)點(diǎn)上，Chiplet要做的就是根據(jù)相關(guān)協(xié)議標(biāo)準(zhǔn)將不同公司的芯片裸die封裝起來，形成一個(gè)新的多功能芯片，這是Chiplet給市場帶來的改變，給半導(dǎo)體行業(yè)帶來了一個(gè)新的設(shè)計(jì)芯片的方法論?！?br />
“Chiplet將原來芯片產(chǎn)業(yè)從設(shè)計(jì)、制造、封裝到客戶這樣的產(chǎn)業(yè)鏈改變?yōu)閺目蛻舻男枨蟮椒庋b，再到制造這樣一個(gè)全新的產(chǎn)業(yè)鏈。在Ucle聯(lián)盟中有谷歌、微軟、Meta三家公司，他們是站在客戶的角度思考Chiplet應(yīng)該如何被利用。當(dāng)前我們看到的是Chiplet 1.0，只是SoC的一種延續(xù)，而Chiplet 2.0會(huì)利用小芯片從軟件到硬件去設(shè)計(jì)芯片，讓芯片更加接近市場，讓客戶定制他們所需要的芯片?！?許榮峰講到。

同時(shí)，他也強(qiáng)調(diào)，Chiplet需要全新的EDA設(shè)計(jì)工具。

寫在最后

目前正處于芯片產(chǎn)業(yè)的變革時(shí)代，超越摩爾的聲音越來越大，SiP技術(shù)和Chiplet會(huì)越來越受到重視，會(huì)不斷涌現(xiàn)出更新的技術(shù)來支持先進(jìn)封裝的發(fā)展，并不斷形成全行業(yè)的標(biāo)準(zhǔn)體系，讓芯片產(chǎn)業(yè)進(jìn)入一個(gè)新的階段。