RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

抑制信號反射等電路設(shè)計(jì)技巧

電子工程師 ? 來源:單片機(jī)與嵌入式 ? 作者:單片機(jī)與嵌入式 ? 2022-08-08 15:22 ? 次閱讀

信號反射現(xiàn)象

信號傳輸過程中感受到阻抗的變化,就會發(fā)生信號的反射。這個(gè)信號可能是驅(qū)動(dòng)端發(fā)出的信號,也可能是遠(yuǎn)端反射回來的反射信號。根據(jù)反射系數(shù)的公式,當(dāng)信號感受到阻抗變小,就會發(fā)生負(fù)反射,反射的負(fù)電壓會使信號產(chǎn)生下沖。信號在驅(qū)動(dòng)端和遠(yuǎn)端負(fù)載之間多次反射,其結(jié)果就是信號振鈴。大多數(shù)芯片的輸出阻抗都很低,如果輸出阻抗小于PCB走線的特性阻抗,那么在沒有源端端接的情況下,必然產(chǎn)生信號振鈴。關(guān)于阻抗匹配,可以參考此文:如何進(jìn)行阻抗匹配?

什么是過沖(overshoot):過沖就是第一個(gè)峰值或谷值超過設(shè)定電壓——對于上升沿是指最高電壓而對于下降沿是指最低電壓。

什么是下沖(undershoot):下沖是指下一個(gè)谷值或峰值。過分的過沖能夠引起保護(hù)二極管工作,導(dǎo)致過早地失效。過分的下沖能夠引起假的時(shí)鐘或數(shù)據(jù)錯(cuò)誤(誤作)。

fbc004e4-16be-11ed-ba43-dac502259ad0.png

過沖非常相關(guān)的是振鈴,它緊隨過沖發(fā)生,信號會跌落到低于穩(wěn)態(tài)值,然后可能會反彈到高于穩(wěn)態(tài),這個(gè)過程可能持續(xù)一段時(shí)間,直到穩(wěn)定接近于穩(wěn)態(tài)。振鈴持續(xù)的時(shí)間也叫做安定時(shí)間。振蕩(ringing)和環(huán)繞振蕩(rounding)的現(xiàn)象是反復(fù)出現(xiàn)過沖和下沖。

fbd2dcae-16be-11ed-ba43-dac502259ad0.jpg

抑制信號反射等電路設(shè)計(jì)技巧

如果時(shí)鐘信號鏈路比較長,為了解決信號反射問題,會在時(shí)鐘輸出信號上串接一個(gè)比如22或者33歐姆的小電阻。

fbe00596-16be-11ed-ba43-dac502259ad0.png

而且隨著電阻的加大,振鈴會消失,然而信號上升沿不再那么陡峭了,串聯(lián)電阻是為了減小反射波,避免反射波疊加引起過沖。

這個(gè)解決方法叫阻抗匹配,阻抗在信號完整性問題中占據(jù)著極其重要的地位。

fbeff4f6-16be-11ed-ba43-dac502259ad0.png

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 電路設(shè)計(jì)
    +關(guān)注

    關(guān)注

    6673

    文章

    2451

    瀏覽量

    204154
  • 阻抗匹配
    +關(guān)注

    關(guān)注

    14

    文章

    350

    瀏覽量

    30794
  • 信號反射
    +關(guān)注

    關(guān)注

    0

    文章

    16

    瀏覽量

    10461

原文標(biāo)題:信號反射問題與相關(guān)電路設(shè)計(jì)技巧

文章出處:【微信號:ARM與嵌入式,微信公眾號:ARM與嵌入式】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    信號反射問題與相關(guān)電路設(shè)計(jì)技巧

    信號傳輸過程中感受到阻抗的變化,就會發(fā)生信號反射。這個(gè)信號可能是驅(qū)動(dòng)端發(fā)出的信號,也可能是遠(yuǎn)端反射
    的頭像 發(fā)表于 04-17 10:24 ?1797次閱讀

    詳細(xì)分析信號反射產(chǎn)生的機(jī)理和現(xiàn)象

    高速數(shù)字信號反射是影響現(xiàn)代數(shù)字電路設(shè)計(jì)的重要因素之一 嚴(yán)重的反射將破壞信號完整性,并引起過沖現(xiàn)象,從而出現(xiàn)錯(cuò)誤的數(shù)字邏輯和毀壞器件。
    的頭像 發(fā)表于 09-25 15:10 ?3.5w次閱讀
    詳細(xì)分析<b class='flag-5'>信號</b><b class='flag-5'>反射</b>產(chǎn)生的機(jī)理和現(xiàn)象

    基于 XD08M3232 接近感應(yīng)單片機(jī)的背景抑制光電開關(guān)設(shè)計(jì)與應(yīng)用

    核心原理是利用 XD08M3232 單片機(jī)對反射信號進(jìn)行處理。通過特殊的算法和電路設(shè)計(jì),能夠區(qū)分目標(biāo)物體反射光與背景反射光的差異。一般來說
    發(fā)表于 12-16 18:56

    高速電路設(shè)計(jì)反射和串?dāng)_的形成原因是什么

    高速PCB設(shè)計(jì)中的信號完整性概念以及破壞信號完整性的原因高速電路設(shè)計(jì)反射和串?dāng)_的形成原因
    發(fā)表于 04-27 06:57

    在設(shè)計(jì)PCB的時(shí)候如何抑制反射干擾?

      在設(shè)計(jì)PCB的時(shí)候如何抑制反射干擾?  為了抑制出現(xiàn)在印制線條終端的反射干擾,除了特殊的需要之外,應(yīng)該盡可能的縮短印制線的長度以及采用慢速電路
    發(fā)表于 04-10 15:09

    基于OrCAD/PSpice的信號產(chǎn)生電路設(shè)計(jì)

    基于OrCAD/PSpice的信號產(chǎn)生電路設(shè)計(jì) 信號產(chǎn)生電路的作用是產(chǎn)生具有一定頻率和幅度的正弦波、矩形波和鋸齒波波形。
    發(fā)表于 09-16 18:02 ?1564次閱讀

    數(shù)字電路設(shè)計(jì)信號完整性問題探討

    文章介紹了數(shù)字電路設(shè)計(jì)中的信號完整性問題, 探討了振鈴、邊沿畸變、反射、地彈、串?dāng)_和抖動(dòng)各種信號完整性問題的成因和
    發(fā)表于 09-07 16:14 ?104次下載
    數(shù)字<b class='flag-5'>電路設(shè)計(jì)</b>的<b class='flag-5'>信號</b>完整性問題探討

    高速電路信號完整性分析與設(shè)計(jì)|—高速信號反射分析

    高速數(shù)字信號反射是影響現(xiàn)代數(shù)字電路設(shè)計(jì)的重要因素之一,嚴(yán)重的反射將破壞信號的完整性,并引起過沖現(xiàn)象,從而出現(xiàn)錯(cuò)誤的數(shù)字邏輯和毀壞器件。本章
    發(fā)表于 05-25 16:41 ?5199次閱讀

    詳細(xì)剖析雷擊浪涌抑制電路設(shè)計(jì)基本功

    雷擊浪涌抑制電路設(shè)計(jì)基本功
    的頭像 發(fā)表于 02-02 11:45 ?1.5w次閱讀

    差分放大電路:共模抑制

    共模抑制指的是對相同信號抑制。在差分放大電路中得到充分的應(yīng)用。在電路設(shè)計(jì)中為濾除干擾信號同時(shí)使
    的頭像 發(fā)表于 05-29 09:20 ?9769次閱讀
    差分放大<b class='flag-5'>電路</b>:共模<b class='flag-5'>抑制</b>

    高速數(shù)字電路設(shè)計(jì)中的信號反射抑制綜述

    主要研究了高速數(shù)字電路設(shè)計(jì)信號反射抑制方法。理論上分析了信號反射產(chǎn)生的原因及其對
    發(fā)表于 08-12 17:14 ?15次下載

    信號反射問題與相關(guān)電路設(shè)計(jì)相關(guān)技巧分享

    信號反射現(xiàn)象 信號傳輸過程中感受到阻抗的變化,就會發(fā)生信號反射。這個(gè)信號可能是驅(qū)動(dòng)端發(fā)出的
    的頭像 發(fā)表于 11-09 09:57 ?2866次閱讀
    <b class='flag-5'>信號</b><b class='flag-5'>反射</b>問題與相關(guān)<b class='flag-5'>電路設(shè)計(jì)</b>相關(guān)技巧分享

    抑制信號反射電路設(shè)計(jì)技巧

    信號傳輸過程中感受到阻抗的變化,就會發(fā)生信號反射。
    的頭像 發(fā)表于 07-07 17:28 ?1431次閱讀

    輸入沖擊電流抑制電路設(shè)計(jì)

    輸入沖擊電流抑制電路設(shè)計(jì)
    的頭像 發(fā)表于 11-23 18:10 ?871次閱讀
    輸入沖擊電流<b class='flag-5'>抑制</b><b class='flag-5'>電路設(shè)計(jì)</b>

    如何抑制或削弱反射波干擾

    在深入探討信號傳輸?shù)木苁澜鐣r(shí),我們時(shí)常面臨一個(gè)棘手的挑戰(zhàn)——如何有效抑制或削弱反射波干擾,以確保信號的純凈與穩(wěn)定。反射波干擾,作為
    的頭像 發(fā)表于 09-13 11:27 ?477次閱讀
    如何<b class='flag-5'>抑制</b>或削弱<b class='flag-5'>反射</b>波干擾
    RM新时代网站-首页