5. 物理層

5.1 介紹

CCIX 1.1設(shè)備必須支持兩種物理層中的一種：PCIe 5.0 PHY，或者是CCIX EDR PHY。

5.2 EDR25-SR電氣規(guī)范

EDR25-SR電氣規(guī)范適用于EDRPHY中ESM數(shù)據(jù)速率為20GT/s和25GT/s的短距離(Short Reach，SR)應(yīng)用。

5.3 EDR25-LR電氣規(guī)范

EDR25-LR電氣規(guī)范適用于EDR PHY中ESM數(shù)據(jù)速率為20GT/s和25GT/s的長(zhǎng)距離(Long Reach，LR)應(yīng)用。

5.4 EDR32電氣規(guī)范

EDR32電氣規(guī)范適用于2.5 GT/s，5 GT/s，8 GT/s，16GT/s和32 GT/s。

6.協(xié)議層和傳輸層DVSEC(Designated Vendor-Specific Extended Capability)

6.1 概述

指定供應(yīng)商特定擴(kuò)展功能(DesignatedVendor-Specific Extended Capability，DVSEC)這個(gè)概念是PCIe協(xié)議里面的概念。

PCIe的供應(yīng)商特定擴(kuò)展功能是一種可選的擴(kuò)展功能，允許由任何PCIe功能(Function)或RCRB(Root Complex Register Block)實(shí)現(xiàn)。這允許PCIe組件供應(yīng)商使用擴(kuò)展功能機(jī)制公開(kāi)特定于供應(yīng)商的寄存器。VSEC結(jié)構(gòu)可以告訴供應(yīng)商特定的軟件，哪些軟件具有特定的組件支持，包括軟件發(fā)布后開(kāi)發(fā)的組件。

每個(gè)PCIe設(shè)備在系統(tǒng)總線上都有自己的標(biāo)識(shí)符，這個(gè)標(biāo)識(shí)符就是BDF(Bus，Device，F(xiàn)unction)，PCIe的配置軟件應(yīng)當(dāng)有能力識(shí)別整個(gè)PCIE總線系統(tǒng)的拓?fù)溥壿?，以及其中的每一條總線(Bus)，每一個(gè)設(shè)備(Device)和每一項(xiàng)功能(Function)。在BDF中，Bus Number占用8位，Device Number占用5位，F(xiàn)unctionNumber占用3位。PCIe總線最多支持256個(gè)子總線，每個(gè)子總線最多支持32個(gè)設(shè)備，每個(gè)設(shè)備最多支持8個(gè)功能。

PCIe設(shè)備使用的基本配置空間共由64個(gè)字節(jié)組成，其地址范圍為0x00~0x3F，這64個(gè)字節(jié)是所有PCIe設(shè)備必須支持的。此外，PCIe設(shè)備還擴(kuò)展了0x40~0xFF這段配置空間，在這段空間主要存放一些與MSI或者M(jìn)SI-X中斷機(jī)制和電源管理相關(guān)的Capability結(jié)構(gòu)。其中所有能夠提交中斷請(qǐng)求的PCIe設(shè)備，必須支持MSI或者M(jìn)SI-XCapability結(jié)構(gòu)。

PCIe設(shè)備還支持0x100~0xFFF這段擴(kuò)展配置空間。PCIe設(shè)備使用的擴(kuò)展配置空間最大為4KB，在PCIe總線的擴(kuò)展配置空間中，存放PCIe設(shè)備所獨(dú)有的一些Capability結(jié)構(gòu)。

PCIe總線規(guī)范要求其設(shè)備必須支持Capabilities結(jié)構(gòu)。在PCIe總線的基本配置空間中，包含一個(gè)Capabilities Pointer寄存器，上圖的0x34，該寄存器存放Capabilities結(jié)構(gòu)鏈表的頭指針。在一個(gè)PCIe設(shè)備中，可能含有多個(gè)Capability結(jié)構(gòu)，這些寄存器組成一個(gè)鏈表，其結(jié)構(gòu)如下圖所示。

其中每一個(gè)Capability結(jié)構(gòu)都有唯一的ID號(hào)，每一個(gè)Capability寄存器都有一個(gè)指針，這個(gè)指針指向下一個(gè)Capability結(jié)構(gòu)，從而組成一個(gè)單向鏈表結(jié)構(gòu)，這個(gè)鏈表的最后一個(gè)Capability結(jié)構(gòu)的指針為0。一個(gè)PCIe設(shè)備可以包含多個(gè)Capability結(jié)構(gòu)，包括與電源管理相關(guān)、與PCIe總線相關(guān)的結(jié)構(gòu)、與中斷請(qǐng)求相關(guān)的Capability結(jié)構(gòu)、PCIe Capability結(jié)構(gòu)和PCIe擴(kuò)展的Capability結(jié)構(gòu)。 PCIe每個(gè)Function都存在4K的配置空間，4K空間中前256 Byte(0x00 ~ 0xff)是與PCI 兼容的寄存器。256 Byte的前64 Byte(0x00 ~0x3f)就是PCIHeader，可以分為Type0和Type1兩種類型。配置空間中，除了PCIHeader，還存在很多描述PCIe相關(guān)能力的寄存器，這些寄存器在0x40 ~0xff中實(shí)現(xiàn)，這一段空間稱為PCIe能力寄存器空間，此處可以由用戶實(shí)施很多的PCIe能力，常見(jiàn)的有PM能力寄存器、MSI能力寄存器、PCIeCapability Structure(PCIe設(shè)備必須有)。能力寄存器在PCIe Capability Register Space中以鏈表的形式分布。有一些PCIe擴(kuò)展能力寄存器定義在配置空間的0x100 ~ 0xfff 段，即在PCIe Extend Configuration Space里。這里定義的各種擴(kuò)展能力也是以鏈表的形式分布，只不過(guò)第一個(gè)擴(kuò)展能力寄存器就在0x100位置。每一個(gè)擴(kuò)展能力寄存器的第一排寄存器格式類似。在CCIX中，對(duì)于DVSEC鏈表的沒(méi)有特定順序的要求。功能版本(capabilities version)必須為1h，與PCI Express基本規(guī)范中的定義一致。DVSEC版本必須為1h(對(duì)于此版本的CCIX規(guī)范)。DVSEC供應(yīng)商ID必須是CCID。DVSEC ID編碼必須符合下面表中的定義。

傳輸DVSEC包含CCIX物理層、數(shù)據(jù)鏈路層和事務(wù)層的控制和狀態(tài)寄存器(Control and Status Register，CSR)。協(xié)議DVSEC包含CCIX協(xié)議層的CSR。

這一章里面定義了大量的寄存器，用以擴(kuò)展CCIX的功能。由于寄存器實(shí)在太多了，本文中就不一一列舉了。這一章也是整個(gè)CCIX協(xié)議里面篇幅最大的章節(jié)。做IP實(shí)現(xiàn)的需要仔細(xì)研讀這一章。

審核編輯：湯梓紅