RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

vivado中文件分類的理解

lhl545545 ? 來源:FPGA通信小白成長之路 ? 作者:FPGA通信小白成長之 ? 2022-08-31 09:09 ? 次閱讀

最近有網(wǎng)友私信我,說我之前發(fā)的幾篇文章寫得不錯,在此感謝大家的鼓勵。

正如我在第一篇文章里所說,我分享的內(nèi)容主要包括但不限于,HDL語言,TCL語言,vivado的使用,Modelsim/Questasim的使用,matlab的使用,通信原理及系統(tǒng),無線通信,數(shù)字信號處理等,由淺入深,化繁為簡,后續(xù)內(nèi)容聽我娓娓道來。

今天我想說說我自己對vivado中文件分類的理解。

用過ISE的人都知道,vivado用起來是多么舒服,不管是從界面、綜合策略、時序分析等各個方面來說,都有很好的體驗,新版的vivado還引入了機器學習,進一步增強了綜合能力。

從vivado的圖形界面可以看到,工程文件主要包括:

HDL文件

IP文件

BD文件

約束文件

網(wǎng)表文件

輔助文件

HDL文件

主要是.v,.vhd文件,包括可以綜合的,以及用于仿真的.v和.vhd文件,可以綜合的文件也可被用于仿真。

Source框里的Compile Order可以看到文件的編譯順序,有時候如果有公用的package的.v文件的時候,可以看到package文件是否優(yōu)先編譯起效。

在vivado圖形界面中,能夠點擊的對象都有自己的屬性,可以通過CTRL+E快捷方式打開。

IP文件

主要是.xcix和.xci文件。

如果勾選設(shè)置選項下IP內(nèi)的Use Core Containers for IP框框,則IP的形式為.xcix,否則IP形式為.xci,且每個IP都會生成以IP名命名的文件夾,.xcix簡化了IP核的管理。

.xcix和.xci是可以相互轉(zhuǎn)化的,IP核右鍵Enable Core Container或Disable Core Container即可。

BD文件

主要是.BD文件。

如果一個工程想套用另一個既有工程的BD文件,可以直接將BD文件夾整個進行復制,這樣較為方便。

約束文件

主要是.xdc和.tcl文件,包括管腳約束、時序約束、debug約束、位置約束等。

管腳約束:管腳和電平。

時序約束:基本時鐘約束,跨時鐘域約束,路徑約束。

Debug約束:抓取調(diào)試信號(使用綜合里的set up debug會自動添加文件到這里,使用ip核中的ila核則不會),設(shè)置Debug_hub參數(shù)(debug_hub時鐘等)。

位置約束:可通過pblock命令,設(shè)置指定模塊位置或面積。

特別說明一下,約束的屬性中有一個USED_IN的選項,之前提到的,如果要將當前工程封裝成dcp文件,作為子文件放到大工程中,一定要勾選USED_IN中的synthesis、out_of_context選項,當然,USED_IN也適用于其他.v文件或ip核。

網(wǎng)表文件

主要是.dcp文件

用于封裝子模塊或子工程

輔助文件

主要是.tcl(鉤子腳本)和.dcp(增量編譯)文件

最近使用國內(nèi)某公司的國產(chǎn)化芯片時,就用到了鉤子腳本,用以給程序打補丁。按照手冊打完補丁后,在設(shè)置中的綜合、布局布線、生成比特流中,會看到.pre和.post里面已經(jīng)有補丁腳本的路徑。當然,也可以自己寫鉤子腳本。

審核編輯:彭靜
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 數(shù)字信號
    +關(guān)注

    關(guān)注

    2

    文章

    969

    瀏覽量

    47538
  • TCL語言
    +關(guān)注

    關(guān)注

    0

    文章

    2

    瀏覽量

    6231
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    812

    瀏覽量

    66470

原文標題:說說vivado中的文件分類

文章出處:【微信號:FPGA通信小白成長之路,微信公眾號:FPGA通信小白成長之路】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    Xilinx_Vivado_SDK的安裝教程

    I Agree,然后點擊 Next: 選擇 Vivado HL System Edition(一般選擇這個設(shè)計套件比較完整,它比 Vivado HL Design Edition 多了一個 System Generator for DSP with Mat
    的頭像 發(fā)表于 11-16 09:53 ?797次閱讀
    Xilinx_<b class='flag-5'>Vivado</b>_SDK的安裝教程

    每次Vivado編譯的結(jié)果都一樣嗎

    很多FPGA工程師都有這種困惑,Vivado每次編譯的結(jié)果都一樣嗎? 在AMD官網(wǎng)上,有這樣一個帖子: Are Vivado results repeatable for identical
    的頭像 發(fā)表于 11-11 11:23 ?305次閱讀
    每次<b class='flag-5'>Vivado</b>編譯的結(jié)果都一樣嗎

    Vivado使用小技巧

    有時我們對時序約束進行了一些調(diào)整,希望能夠快速看到對應(yīng)的時序報告,而又不希望重新布局布線。這時,我們可以打開布線后的dcp,直接在Vivado Tcl Console里輸入更新后的時序約束。如果調(diào)整
    的頭像 發(fā)表于 10-24 15:08 ?302次閱讀
    <b class='flag-5'>Vivado</b>使用小技巧

    Vivado編輯器亂碼問題

    ,但是在Vivado里面打開用sublime寫的代碼之后,經(jīng)常出現(xiàn)中文亂碼,讓人很不舒服。究其原因就是一般來說第三方的編輯器是采用utf8的編碼方式,而vivado的text editor不是這種方式。
    的頭像 發(fā)表于 10-15 17:24 ?708次閱讀
    <b class='flag-5'>Vivado</b>編輯器亂碼問題

    晶體二極管的分類和特性

    晶體二極管作為固態(tài)電子器件中的關(guān)鍵元件,其分類和特性對于理解和應(yīng)用電子電路至關(guān)重要。以下是對晶體二極管分類和特性的詳細闡述。
    的頭像 發(fā)表于 09-23 18:24 ?385次閱讀

    Vivado 2024.1版本的新特性(2)

    從綜合角度看,Vivado 2024.1對SystemVerilog和VHDL-2019的一些特性開始支持。先看SystemVerilog。
    的頭像 發(fā)表于 09-18 10:34 ?853次閱讀
    <b class='flag-5'>Vivado</b> 2024.1版本的新特性(2)

    Vivado 2024.1版本的新特性(1)

    Vivado 2024.1已正式發(fā)布,今天我們就來看看新版本帶來了哪些新特性。
    的頭像 發(fā)表于 09-18 10:30 ?1289次閱讀
    <b class='flag-5'>Vivado</b> 2024.1版本的新特性(1)

    簡述計算機總線的分類

    計算機總線作為計算機系統(tǒng)中連接各個功能部件的公共通信干線,其結(jié)構(gòu)和分類對于理解計算機硬件系統(tǒng)的工作原理至關(guān)重要。以下是對計算機總線結(jié)構(gòu)和分類的詳細闡述,內(nèi)容將涵蓋總線的基本概念、內(nèi)部結(jié)構(gòu)、分類
    的頭像 發(fā)表于 08-26 16:23 ?1445次閱讀

    打開文件為ANSI的文件中文會顯示亂碼,為什么?

    打開文件為ANSI的文件,中文會顯示亂碼!如果文件是UTF-8的格式是正常的
    發(fā)表于 07-16 07:33

    Vivado 使用Simulink設(shè)計FIR濾波器

    vivado工程 System Generator提供了幾種導入方法: 1、直接生成hdl網(wǎng)表文件。 生成的.v或.vhd文件直接例化dsp的IP核,用戶可直接將代碼文件
    發(fā)表于 04-17 17:29

    如何在AMD Vivado? Design Tool中用工程模式使用DFX流程?

    本文介紹了在 AMD Vivado? Design Tool 中用工程模式使用 DFX 流程以及需要注意的地方。在使用 DFX 工程模式的過程中要把具體步驟映射到相應(yīng)的 DFX 非工程模式的步驟,這樣才能更好地理解整個流程的運行邏輯。
    的頭像 發(fā)表于 04-17 09:28 ?836次閱讀
    如何在AMD <b class='flag-5'>Vivado</b>? Design Tool中用工程模式使用DFX流程?

    請問stm32f429如何顯示u盤中的中文文件名?

    大家有沒有用f429實現(xiàn)顯示u盤中中文文件名的功能?如何實現(xiàn)能說一下嗎?
    發(fā)表于 04-17 08:23

    機器學習多分類任務(wù)深度解析

    一對其余其實更加好理解,每次將一個類別作為正類,其余類別作為負類。此時共有(N個分類器)。在測試的時候若僅有一個分類器預(yù)測為正類,則對應(yīng)的類別標記為最終的分類結(jié)果。
    發(fā)表于 03-18 10:58 ?1694次閱讀
    機器學習多<b class='flag-5'>分類</b>任務(wù)深度解析

    如何禁止vivado自動生成 bufg

    Vivado中禁止自動生成BUFG(Buffered Clock Gate)可以通過以下步驟實現(xiàn)。 首先,讓我們簡要了解一下什么是BUFG。BUFG是一個時鐘緩沖器,用于緩沖輸入時鐘信號,使其更穩(wěn)
    的頭像 發(fā)表于 01-05 14:31 ?2155次閱讀

    Vivado時序問題分析

    有些時候在寫完代碼之后呢,Vivado時序報紅,Timing一欄有很多時序問題。
    的頭像 發(fā)表于 01-05 10:18 ?2108次閱讀
    RM新时代网站-首页