編者注:本文內容看似簡單,但是簡單結果的背后卻隱藏著很多深層次的問題,歡迎大家給出你們的答案。此類問題在多個行業(yè)產品當中常常會出現。
隨著信號速率的提升,以及小型化產品的發(fā)展趨勢,如何減小串擾變得越來越棘手。眾所周知,串擾與很多因素有關系,比如傳輸線之間的間距,傳輸線耦合的長度,攻擊信號的上升時間,阻抗不連續(xù)等等。因為串擾問題比較復雜,要是解決不好,還有可能會影響到其它信號完整性的問題。
今天給大家分享一個串擾引發(fā)損耗變大的問題。這類問題經常出現在小型化的產品、連接器、線纜等產品中。
首先在ADS原理圖中搭建一個仿真電路,掃描仿真間距為11mil和60mil兩種情況。
運行仿真之后查看插入損耗的結果:
Disable電路圖上的R1和R2:
仿真如下圖所示:
從結果上分析來看,去掉電阻后,距離為60mil時,結果幾乎沒有變化,但是間距為11mil時,結果卻完全不一致,產生了三個非常大的諧振點。這就足以導致產品不滿足設計的要求。
從上面仿真結果中,我們可以看到解決這個問題有兩個非常便捷常用的方式,要么拉大距離、要么做好端接。大家可以相互討論下有沒有其它的解決方案呢?答案肯定是有的,大家可以多多討論下。
審核編輯:湯梓紅
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯系本站處理。
舉報投訴
原文標題:【干貨】高速電路中串擾引發(fā)的損耗問題
文章出處:【微信號:SI_PI_EMC,微信公眾號:信號完整性】歡迎添加關注!文章轉載請注明出處。
相關推薦
在高速PCB設計的學習過程中,串擾是一個需要大家掌握的重要概念。它是電磁干擾傳播的主要途徑,異步信號線,控制線,和I/O口走線上,串
發(fā)表于 08-29 09:38
?2005次閱讀
高速數字設計領域里,信號完整性已經成了一個關鍵的問題,給設計工程師帶來越來越嚴峻的考驗。信號完整性問題主要為反射、串擾、延遲、振鈴和同步開關噪聲等。本文基于高速
發(fā)表于 05-13 09:10
繼上一篇“差模(常模)噪聲與共模噪聲”之后,本文將對“串擾”進行介紹。串擾串擾是由于線路之間的耦
發(fā)表于 03-21 06:20
高速PCB設計中的信號完整性概念以及破壞信號完整性的原因高速電路設計中反射和串
發(fā)表于 04-27 06:57
高頻數字信號串擾的產生及變化趨勢串擾導致的影響是什么怎么解決高速高密度電路設計
發(fā)表于 04-27 06:13
高速PCB設計中的串擾分析與控制:物理分析與驗證對于確保復雜、高速PCB板級和系統級設計的成功起到越來越關鍵的作用。本文將介紹在信號完整性分
發(fā)表于 06-14 10:02
?0次下載
高速電路信號完整性分析與設計—串擾串擾是由電磁耦合引起的,布線距離過近,導致彼此的電磁場相互影響
發(fā)表于 10-06 11:10
?0次下載
對高速PCB中的微帶線在多種不同情況下進行了有損傳輸的串擾仿真和分析, 通過有、無端接時改變線間距、線長和線寬等參數的仿真波形中近端
發(fā)表于 11-21 16:53
?0次下載
信號頻率變高,邊沿變陡,印刷電路板的尺寸變小,布線密度加大等都使得串擾在高速PCB設計中的影響顯著增加。
發(fā)表于 05-29 14:09
?917次閱讀
PCB布局上的串擾可能是災難性的。如果不糾正,串擾可能會導致您的成品板完全無法工作,或者可能會受到間歇性問題的困擾。讓我們來看看串
發(fā)表于 07-25 11:23
?3169次閱讀
串擾在電路板設計中無可避免,如何減少串擾就變得尤其重要。在前面的一些文章
發(fā)表于 03-07 13:30
?3918次閱讀
高速PCB設計中,信號之間由于電磁場的相互耦合而產生的不期望的噪聲電壓信號稱為信號串擾。串擾超出
發(fā)表于 07-19 09:52
?2378次閱讀
高速電路信號完整性分析與設計—串擾
發(fā)表于 02-10 17:23
?0次下載
pcb上的高速信號需要仿真串擾嗎? 在數字電子產品中,高速信號被廣泛應用于芯片內部和芯片間的數據傳輸。這些信號通常具有高帶寬,并且需要在特定
發(fā)表于 09-05 15:42
?860次閱讀
在高頻電路的精密布局中,信號線的近距離平行布線往往成為引發(fā)“串擾”現象的潛在因素。串
發(fā)表于 09-25 16:04
?250次閱讀
評論