RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何在使用SiC MOSFET時(shí)最大限度地降低EMI和開(kāi)關(guān)損耗

星星科技指導(dǎo)員 ? 來(lái)源:嵌入式計(jì)算設(shè)計(jì) ? 作者:Mike Zhu ? 2022-11-23 11:45 ? 次閱讀

碳化硅 (SiC) MOSFET 的快速開(kāi)關(guān)速度、高額定電壓和低導(dǎo)通 RDS(on) 使其對(duì)電源設(shè)計(jì)人員極具吸引力,這些設(shè)計(jì)人員不斷尋找提高效率和功率密度的方法,同時(shí)保持系統(tǒng)簡(jiǎn)單性。

然而,由于其快速開(kāi)關(guān)速度會(huì)產(chǎn)生高漏源電壓(VDS)尖峰和較長(zhǎng)的振鈴持續(xù)時(shí)間,因此它們會(huì)引入EMI,尤其是在高電流水平下。

了解 VDS尖峰和振鈴

寄生電感是V的主要原因DS碳化硅 MOSFET 的尖峰和振鈴。從關(guān)斷波形(圖1)來(lái)看,柵源電壓(VGS)為18V至0V。關(guān)斷的漏極電流(ID)為50A,VDS為800V。SiC MOSFET 的快速開(kāi)關(guān)速度可產(chǎn)生高V DS尖峰和較長(zhǎng)的振鈴持續(xù)時(shí)間。該尖峰降低了器件處理雷電條件或負(fù)載突然變化的設(shè)計(jì)裕量,并且長(zhǎng)振鈴持續(xù)時(shí)間會(huì)引入EMI。在高電流水平下,這一事件更加明顯。

pYYBAGN9l46AA8H9AAFGK6tuTpU879.png

圖1.VDS尖峰和關(guān)斷時(shí)振鈴,采用 SiC MOSFET (1200V 40mOhm)

常見(jiàn)的EMI抑制技術(shù)

抑制EMI的傳統(tǒng)方法是降低通過(guò)器件的電流流速(dI/dt),這是通過(guò)使用高柵極電阻(RG)來(lái)實(shí)現(xiàn)的。但高RG會(huì)顯著增加開(kāi)關(guān)損耗,并且在效率和EMI之間存在折衷。

抑制EMI的另一種方法是降低電源環(huán)路雜散電感。然而, 為了實(shí)現(xiàn)這一目標(biāo), PCB的布局需要更小, 電感更少封裝。然而,最小化電源環(huán)路是有限的,并且需要遵守最小間距和間隙安全規(guī)定。使用較小的封裝也會(huì)影響熱性能。

濾波器設(shè)計(jì)可用于幫助滿足EMI要求并簡(jiǎn)化系統(tǒng)權(quán)衡。頻率抖動(dòng)等控制技術(shù)也可以降低電源的EMI噪聲。

使用 RC 緩沖器

采用簡(jiǎn)單的RC緩沖器是一種更有效和高效的方法。它控制 VDS 尖峰并縮短振鈴持續(xù)時(shí)間,效率更高,關(guān)斷延遲可忽略不計(jì)。對(duì)于更快的dv/dt和額外的電容,緩沖電路具有更高的位移電流,從而降低了關(guān)斷轉(zhuǎn)換處的ID和VDS重疊。

雙脈沖測(cè)試(DPT)證明了RC緩沖器的有效性。它是帶有感性負(fù)載的半橋配置。電橋的高側(cè)和低側(cè)使用相同的器件,在低側(cè)測(cè)量VGS、VDS和ID(圖2)。電流互感器(CT)測(cè)量器件和緩沖電流。因此,測(cè)得的總開(kāi)關(guān)損耗包括器件和緩沖器損耗。

pYYBAGN9l5SAahdeAABK3meAhYQ920.png

圖2.半橋配置(頂部和底部設(shè)備相同)

RC 緩沖器只是一個(gè) 200pF 電容器和 10Ω 電阻,串聯(lián)在 SiC MOSFET 的漏極和源極上。

pYYBAGN9l5mAINHfAAE46ZzmRNo317.png

圖 3:RC 緩沖器(左)比高 RG(右)更有效地控制關(guān)斷 EMI

在圖3中,比較了圖1中同一器件的關(guān)斷。左側(cè)波形使用R G(off)低的RC緩沖器,而右側(cè)波形具有高RG(off)且沒(méi)有緩沖器。兩種方法都限制了關(guān)斷峰值尖峰漏源電壓VDS。然而,緩沖電路通過(guò)將振鈴持續(xù)時(shí)間減少到僅33ns而更有效,并且延遲時(shí)間也更短。

poYBAGN9l6CAHq7oAAEN_vk8l7o713.png

圖4.比較表明,使用 RC 緩沖器在開(kāi)啟時(shí)的影響非常小

圖4比較了R G(on)為5Ω時(shí)有RC緩沖器(左)和不帶RC緩沖器的波形。RC緩沖器的導(dǎo)通波形具有略高的峰值反向恢復(fù)電流(IRR),但沒(méi)有其他明顯的差異。

RC 緩沖器比高 RG(off) 更有效地控制 VDS尖峰和振鈴持續(xù)時(shí)間,但它會(huì)影響效率嗎?

pYYBAGN9l6eAf3C0AACp7UdqVIs910.png

圖5.緩沖器與高RG(關(guān)閉)之間的開(kāi)關(guān)損耗(E 關(guān)閉、E 開(kāi)啟)比較

在48A時(shí),高R G(關(guān)斷)開(kāi)關(guān)損耗是低RG(關(guān)斷)緩沖器的兩倍以上,幾乎與不使用緩沖器的緩沖器相當(dāng)。因此,可以得出結(jié)論,緩沖器效率更高,可以更快地切換和控制VDS尖峰和振鈴。從導(dǎo)通開(kāi)關(guān)損耗來(lái)看,緩沖器僅略微增加E。

poYBAGN9l62AI9SdAAD57SCyijQ606.png

圖6.緩沖器的總開(kāi)關(guān)損耗(E總損耗)與高RG(off)的比較

為了更好地理解整體效率,Eoff和Eon相加 - E總計(jì)(圖6)。全速開(kāi)關(guān)時(shí),緩沖器在18A以上效率更高。對(duì)于開(kāi)關(guān)頻率為40A/40kHz的40mΩ器件,采用RC緩沖器時(shí),高RG(關(guān)斷)之間的損耗差為11W。總而言之,緩沖器是一種更簡(jiǎn)單、更有效、更高效的方法,可以最大限度地減少EMI和開(kāi)關(guān)損耗,而不是使用高RG(off)。

審核編輯:郭婷

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • MOSFET
    +關(guān)注

    關(guān)注

    147

    文章

    7156

    瀏覽量

    213140
  • emi
    emi
    +關(guān)注

    關(guān)注

    53

    文章

    3587

    瀏覽量

    127605
  • SiC
    SiC
    +關(guān)注

    關(guān)注

    29

    文章

    2804

    瀏覽量

    62606
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    如何最大限度地提高SiC MOSFET性能呢?

    在高功率應(yīng)用中,碳化硅(SiC)MOSFET與硅(Si)IGBT相比具有多項(xiàng)優(yōu)勢(shì)。其中包括更低的傳導(dǎo)和開(kāi)關(guān)損耗以及更好的高溫性能。
    發(fā)表于 09-11 14:55 ?851次閱讀
    如何<b class='flag-5'>最大限度</b>地提高<b class='flag-5'>SiC</b> <b class='flag-5'>MOSFET</b>性能呢?

    功率MOSFET開(kāi)關(guān)損耗:關(guān)斷損耗

    ,提高開(kāi)關(guān)的速度,從而降低開(kāi)關(guān)損耗,但是過(guò)高的開(kāi)關(guān)速度會(huì)引起EMI的問(wèn)題。(2)提高柵極驅(qū)動(dòng)電壓也可以提高
    發(fā)表于 03-06 15:19

    為何使用 SiC MOSFET

    。設(shè)計(jì)挑戰(zhàn)然而,SiC MOSFET 技術(shù)可能是一把雙刃劍,在帶來(lái)改進(jìn)的同時(shí),也帶來(lái)了設(shè)計(jì)挑戰(zhàn)。在諸多挑戰(zhàn)中,工程師必須確保:以最優(yōu)方式驅(qū)動(dòng) SiC MOSFET,
    發(fā)表于 12-18 13:58

    SiC功率模塊的開(kāi)關(guān)損耗

    SiC-MOSFETSiC肖特基勢(shì)壘二極管的相關(guān)內(nèi)容,有許多與Si同等產(chǎn)品比較的文章可以查閱并參考。采用第三代SiC溝槽MOSFET,開(kāi)關(guān)損耗
    發(fā)表于 11-27 16:37

    開(kāi)關(guān)損耗更低,頻率更高,應(yīng)用設(shè)備體積更小的全SiC功率模塊

    SiC-MOSFETSiC-SBD(肖特基勢(shì)壘二極管)組成的類(lèi)型,也有僅以SiC-MOSFET組成的類(lèi)型。與Si-IGBT功率模塊相比,開(kāi)關(guān)損耗大大
    發(fā)表于 12-04 10:14

    SiC-SBD大幅降低開(kāi)關(guān)損耗

    時(shí)間trr快(可高速開(kāi)關(guān))?trr特性沒(méi)有溫度依賴性?低VF(第二代SBD)下面介紹這些特征在使用方面發(fā)揮的優(yōu)勢(shì)。大幅降低開(kāi)關(guān)損耗SiC-SBD與Si二極管相比,大幅改善了反向恢復(fù)時(shí)間
    發(fā)表于 03-27 06:20

    SiC MOSFET SCT3030KL解決方案

    降低傳導(dǎo)和開(kāi)關(guān)損耗)、如何最大限度降低柵極損耗、如何降低系統(tǒng)寄生效應(yīng)的影響、如何減小導(dǎo)通電阻等問(wèn)
    發(fā)表于 07-09 04:20

    布局電源板以最大限度降低EMI

    布局電源板以最大限度降低EMI:第3部分
    發(fā)表于 08-16 06:13

    MOSFET開(kāi)關(guān)損耗分析

    為了有效解決金屬-氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)在通信設(shè)備直流-48 V緩啟動(dòng)應(yīng)用電路中出現(xiàn)的開(kāi)關(guān)損耗失效問(wèn)題,通過(guò)對(duì)MOSFET 柵極電荷、極間電容的闡述和導(dǎo)通過(guò)程的解剖,定位了M
    發(fā)表于 01-04 14:59 ?42次下載

    最大限度地減少SiC FET中的EMI開(kāi)關(guān)損耗

    SiC FET 速度極快,邊緣速率為 50 V/ns 或更高,這對(duì)于最大限度地減少開(kāi)關(guān)損耗非常有用,但由此產(chǎn)生的 di/dt 可能達(dá)到每納秒數(shù)安培。這會(huì)通過(guò)封裝和電路電感產(chǎn)生高電平的電壓過(guò)沖和隨后
    發(fā)表于 08-04 09:30 ?1184次閱讀
    <b class='flag-5'>最大限度</b>地減少<b class='flag-5'>SiC</b> FET中的<b class='flag-5'>EMI</b>和<b class='flag-5'>開(kāi)關(guān)損耗</b>

    SiC功率模塊的開(kāi)關(guān)損耗

    SiC功率模塊與現(xiàn)有的IGBT模塊相比,具有1)可大大降低開(kāi)關(guān)損耗、2)開(kāi)關(guān)頻率越高總體損耗降低
    發(fā)表于 02-08 13:43 ?1040次閱讀
    全<b class='flag-5'>SiC</b>功率模塊的<b class='flag-5'>開(kāi)關(guān)損耗</b>

    最大限度降低SiC FET的EMI開(kāi)關(guān)損耗

    對(duì)高效率、高功率密度和系統(tǒng)簡(jiǎn)單性的需求增加,使得碳化硅 (SiC) FET 因其快速開(kāi)關(guān)速度、低 R 而成為電源工程師的有吸引力的選擇DS(開(kāi)啟)和高壓額定值。
    發(fā)表于 02-21 09:26 ?768次閱讀
    <b class='flag-5'>最大限度</b><b class='flag-5'>降低</b><b class='flag-5'>SiC</b> FET的<b class='flag-5'>EMI</b>的<b class='flag-5'>開(kāi)關(guān)損耗</b>

    SiC功率模塊的開(kāi)關(guān)損耗

    SiC功率模塊與現(xiàn)有的功率模塊相比具有SiC與生俱來(lái)的優(yōu)異性能。本文將對(duì)開(kāi)關(guān)損耗進(jìn)行介紹,開(kāi)關(guān)損耗也可以說(shuō)是傳統(tǒng)功率模塊所要解決的重大課題。
    發(fā)表于 02-24 11:51 ?752次閱讀
    全<b class='flag-5'>SiC</b>功率模塊的<b class='flag-5'>開(kāi)關(guān)損耗</b>

    最大限度地減少SIC FETs EMI和轉(zhuǎn)換損失

    最大限度地減少SIC FETs EMI和轉(zhuǎn)換損失
    的頭像 發(fā)表于 09-27 15:06 ?481次閱讀
    <b class='flag-5'>最大限度</b>地減少<b class='flag-5'>SIC</b> FETs <b class='flag-5'>EMI</b>和轉(zhuǎn)換損失

    使用SiC MOSFET時(shí)如何盡量降低電磁干擾和開(kāi)關(guān)損耗

    使用SiC MOSFET時(shí)如何盡量降低電磁干擾和開(kāi)關(guān)損耗
    的頭像 發(fā)表于 11-23 09:08 ?1126次閱讀
    使用<b class='flag-5'>SiC</b> <b class='flag-5'>MOSFET</b>時(shí)如何盡量<b class='flag-5'>降低</b>電磁干擾和<b class='flag-5'>開(kāi)關(guān)損耗</b>
    RM新时代网站-首页