本文介紹了在低功耗系統(tǒng)中降低功耗同時保持測量和監(jiān)控應(yīng)用所需的精度的時序因素和解決方案。它解釋了當所選ADC是逐次逼近寄存器（SAR）ADC時影響時序的因素。對于Σ-Δ（∑-Δ）架構(gòu)，時序考慮因素有所不同（請參閱本系列文章的第1部分）。本文探討了模擬前端時序、ADC時序和數(shù)字接口時序中的信號鏈考慮因素。

模擬前端時序注意事項

圖1中的這三個模塊可以從模擬前端（AFE）開始獨立查看。信號鏈的類型會改變AFE，但有一些常見的方面可以適用于大多數(shù)電路。

圖1.多路復用SAR ADC的AFE時序考慮因素

圖2顯示了構(gòu)成AFE的AD4696 SAR ADC、外部放大器和低通濾波器。AD4696是一款16位、1 MSPS多路復用SAR ADC，具有輕松驅(qū)動?功能。雖然需要外部放大器和電路與外部傳感器連接，但 Easy Drive 模擬輸入高阻模式和參考輸入高阻模式等功能降低了模擬輸入和參考驅(qū)動要求。在高功率應(yīng)用中，SAR ADC的抗混疊濾波器設(shè)計需要具有侵略性，但對于低帶寬信號采樣（典型的低功耗應(yīng)用），濾波器設(shè)計要求較低。Σ-Δ架構(gòu)的好處是，我們可以依靠數(shù)字濾波器來確定頻率響應(yīng)，并使用外部抗混疊濾波器在調(diào)制器頻率下進行濾波。在沒有過采樣和固有濾波特性的情況下，需要一個外部模擬低通濾波器，以防止采樣速率以上存在的任何高頻信號混疊到通帶中。低通濾波器還用于降低來自模擬前端電路的寬帶噪聲，減少模擬輸入端發(fā)生的非線性電壓反沖，并保護模擬輸入免受過壓事件的影響。同樣的原則也適用于時間考慮。請參閱文章“低功耗精密信號鏈應(yīng)用最重要的時序因素是什么？第 1 部分。

SAR ADC在采樣時集成了采樣保持機制，該機制是一個開關(guān)和一個電容，用于捕獲輸入信號，直到收集到轉(zhuǎn)換。

圖2.AD4696 SAR ADC，內(nèi)置外部反沖RC濾波器和驅(qū)動器放大器。

放大器級的設(shè)計是一個兩步過程。第一步是選擇信號調(diào)理放大器和外部抗混疊級，類似于本系列文章第1部分中討論的內(nèi)容。下一步是選擇一個外部驅(qū)動放大器（其帶寬由增益決定;請記住，存在功率與帶寬的權(quán)衡），該放大器將緩沖信號調(diào)理抗混疊濾波器輸出并驅(qū)動ADC輸入。下一步是設(shè)計采用總電容C的反沖濾波器內(nèi)線+ C代數(shù)轉(zhuǎn)換器作為我們?yōu)V波器的總電容。

多路復用SAR ADC在模擬輸入通道之間切換時存在反沖問題。每次閉合開關(guān)時，電容內(nèi)部電壓（C代數(shù)轉(zhuǎn)換器） 可能與先前存儲在采樣電容器上的電壓不同 （C內(nèi)線).當這些開關(guān)由于差異而閉合時，會發(fā)生電壓毛刺。能量將在它們之間共享，電容器端子之間測量的電壓將減半。該 C內(nèi)線和 C代數(shù)轉(zhuǎn)換器值會影響濾波器設(shè)計，在設(shè)計電路時需要考慮這些值。AD4696數(shù)據(jù)手冊詳細介紹了反沖和ADC驅(qū)動器的選擇。此外，還提供ADC驅(qū)動器工具以及有用的培訓視頻。

圖3.高阻模式對反沖的影響。

AD4696內(nèi)置模擬輸入高阻態(tài)模式。這顯著降低了電壓反沖幅度，如圖3所示。模擬輸入高阻態(tài)模式還降低了前端放大器和AD4696模擬輸入之間的串聯(lián)電阻引起的性能下降，與傳統(tǒng)的多路復用SAR ADC相比，允許外部RC濾波器中的電阻更大。使用較大的 R內(nèi)線使用較小的 C內(nèi)線減輕了放大器穩(wěn)定性問題，而不會顯著影響失真性能，盡管C內(nèi)線如果使能內(nèi)部過壓保護箝位以避免穩(wěn)定性問題，則建議最小值為 500 pF。圖3顯示，我們可以更快地對所需信號進行采樣，從而加快系統(tǒng)時序。

ADC 時序考慮因素

選擇的ADC將取決于系統(tǒng)中的重要內(nèi)容。有許多文章觸及了在性能方面更適合的主題，并比較了 SAR 和 Σ-deltas 技術(shù)。在低功耗領(lǐng)域，SAR和Σ-Δ測量相似信號之間存在大量重疊。有一點很清楚，SAR時間更易于理解。

圖4.AFE SAR 時間考慮因素。

SAR ADC在某個時間點對輸入進行采樣，由采集階段和轉(zhuǎn)換階段組成。在采集階段，采樣保持網(wǎng)絡(luò)或內(nèi)部電容網(wǎng)絡(luò)正在充電（圖 2）。在轉(zhuǎn)換階段，電容陣列切換到比較器網(wǎng)絡(luò)，并修改DAC上的權(quán)重，直到達到與模擬輸入對應(yīng)的代碼。

圖5.典型的SAR ADC時序。

數(shù)據(jù)手冊中規(guī)定了最大轉(zhuǎn)換時間，AD4696的最大轉(zhuǎn)換時間為415 ns。采集信號的最短轉(zhuǎn)換時間為1715 ns，這是AD4696在500 kSPS下工作的采集時間。轉(zhuǎn)換之間的時間是吞吐率。

就時序而言，與SAR ADC相關(guān)的主要權(quán)衡是功耗與ADC采樣速率的關(guān)系。SAR ADC的優(yōu)點是采樣速率和電源電流之間存在直接線性關(guān)系，這意味著它可以根據(jù)目標信號的帶寬進行擴展。內(nèi)部ADC內(nèi)核在兩次轉(zhuǎn)換之間關(guān)斷，因此在較低采樣速率（例如10 kSPS）下工作時，AD4696的典型功耗為0.17 mW，而1 MSPS時功耗為8 mW，因此該器件適合采樣速率較低的電池供電應(yīng)用。

圖6.VDD電流與采樣率。

圖 6 顯示了 VDD當前。如果我們將AD4696的采樣速率降低到低于100 kSPS的范圍內(nèi)，而不是在500 kSPS范圍內(nèi)工作，則我們的DD電流從近 2.5 mA 降至 0.5 mA。如果我們將電流進一步降低到10 kSPS，我們的典型IDD電流將降低到42 μA。電流的增加速率是線性的。所有數(shù)字和模擬電源電流均以類似的線性方式縮放，這使得SAR ADC成為使用同一器件測量DC-AC信號的有吸引力的提議。

數(shù)字接口時序注意事項

AD4696有幾個傳統(tǒng)上與SAR ADC相關(guān)的特性，可以幫助低功耗信號鏈設(shè)計人員實現(xiàn)額外的節(jié)能，但具有時序影響。

圖7.SAR 數(shù)字接口時序注意事項。

與Σ-Δ架構(gòu)相比，SAR ADC的吞吐速率更容易 計算為過濾器延遲不需要考慮：

CHs = 啟用的通道數(shù)。

周期時間是CNV上升沿轉(zhuǎn)換之間的時間，由采集和轉(zhuǎn)換階段的組合組成，但可能存在重疊。ADC可以在轉(zhuǎn)換階段仍在進行時開始采集信號。SAR ADC上的采樣間隔時間可以描述為周期時間t中青或采樣率時間 t鍶.

t轉(zhuǎn)換= 轉(zhuǎn)換時間 tACQ= 采集時間

t中青= t鍶= 采樣頻率的倒數(shù)，采樣間隔時間

轉(zhuǎn)換發(fā)生的采樣時刻由CNV信號上升沿控制。在大多數(shù)模式下，這是由外部信號提供的。AD4696還具有片內(nèi)自動循環(huán)模式，可在內(nèi)部生成轉(zhuǎn)換開始信號。此信號啟動轉(zhuǎn)換。AD4696提供多種時序控制器模式，允許用戶以預(yù)定義的方式選擇轉(zhuǎn)換的順序和配置，或者在不中斷轉(zhuǎn)換的情況下即時控制序列中的下一個通道。

數(shù)字主機必須在下一次轉(zhuǎn)換開始之前讀回數(shù)據(jù)。因此，對于高速信號，SCK頻率必須足夠快，以便在下一個CNV上升沿之前從AD4696 SPI讀回數(shù)據(jù)（或在自動循環(huán)模式下進行內(nèi)部轉(zhuǎn)換啟動信號）。更快的采樣率需要更快的SCK頻率，因為轉(zhuǎn)換之間的時間更短。

所需的最小SCK頻率是采樣速率、SPI幀長度（以位為單位）和所用串行數(shù)據(jù)輸出模式的函數(shù)。給定樣本的轉(zhuǎn)換結(jié)果在下一個轉(zhuǎn)換階段開始之前可用。因此，SCK頻率必須足夠快，以便在下一個CNV上升沿（或啟用自動循環(huán)模式時的內(nèi)部轉(zhuǎn)換啟動信號）之前從AD4696 SPI讀取數(shù)據(jù)。

多個SDO數(shù)字輸出

AD4696系列還包括雙通道SDO和四通道SDO模式。在這些模式下，ADC結(jié)果在SDO和額外的GPIO引腳上并聯(lián)。這些模式通過將每個SCK周期SPI上輸出的位數(shù)增加一倍或四倍，顯著降低給定采樣速率所需的SCK頻率。這降低了對微控制器的要求，當以1 MSPS進行轉(zhuǎn)換時，將所需的時鐘從32 MHz SPI時鐘降低到16 MHz SPI時鐘。

每個轉(zhuǎn)換模式幀所需的 SCK 周期數(shù) （NSCK） 是每幀位數(shù) （N ） 的函數(shù)位） 和串行數(shù)據(jù)輸出的數(shù)量 （N性別歧視條例):

其中 N性別歧視條例單 SDO 模式為 1，雙 SDO 模式為 2，四 SDO 模式為 4。

轉(zhuǎn)換模式 SPI 幀的開始不得發(fā)生在 t 之前轉(zhuǎn)換時間已過，必須盡早完成以遵守最低要求南科華網(wǎng)規(guī)范。在轉(zhuǎn)換模式下完成SPI幀的時間量（t框架） 的計算方法如下：

t框架= t中青– 噸CONVERT_max– 噸南科華網(wǎng)

其中 t中青是采樣周期，tCONVERT_max是最大值，t轉(zhuǎn)換是規(guī)范，并且南科華網(wǎng)是 SCK 至 CNV 上升沿延遲規(guī)范。

該 fSCK是 T 的函數(shù)框架和 NSCK.

AD4696數(shù)據(jù)手冊附表，其中給出了最小SCLK頻率與幾種采樣速率的關(guān)系示例。

自動循環(huán)模式

傳統(tǒng)上，對于電壓或電流電平監(jiān)控應(yīng)用，SAR ADC需要主機控制器連續(xù)發(fā)出轉(zhuǎn)換信號以進行轉(zhuǎn)換。系統(tǒng)需要檢查數(shù)據(jù)的閾值，并根據(jù)這些級別做出決策。這不節(jié)能，因為這意味著主機需要不斷轉(zhuǎn)換。AD4696可配置為根據(jù)用戶編程的通道序列進行自主轉(zhuǎn)換。

自動循環(huán)模式是用于監(jiān)視模擬輸入的絕佳模式。轉(zhuǎn)換周期有多種選擇，范圍從10 μs（100 kSPS采樣率）到800 μs（1.25 kSPS采樣率）。此模式可與閾值和滯后檢測警報結(jié)合使用，這些警報可基于每個通道進行配置，以減少數(shù)字主機系統(tǒng)的開銷。在這種情況下，主機控制器可以進入低功耗狀態(tài)，只有在觸發(fā)電平時收到AD4696的中斷時才會上電。

過采樣

過采樣和抽取是Σ-Δ架構(gòu)固有的，如本系列文章的第1部分所示。AD4696 SAR ADC內(nèi)置過采樣和抽取引擎，可進一步降低噪聲。它有效地對連續(xù)的ADC樣本求平均值，以產(chǎn)生具有更高有效分辨率和更低噪聲的過采樣結(jié)果。AD4696的過采樣比（OSR）每增加4倍，有效位數(shù)就會增加1位。

這在測量需要更高精度的低功率信號鏈應(yīng)用中的較慢移動信號（例如溫度）時特別有用。

其中 t樣本= 采樣周期，t中青= 周期時間（1/采樣率），OSR = 過采樣率（可編程值介于 4 和 64 之間）。

與Σ-Δ型ADC類似，需要在性能和速度之間進行權(quán)衡。

低功耗精密平臺

隨著全球能源成本趨勢的增加，我們了解了能源使用對自然界的影響，系統(tǒng)設(shè)計人員正在努力以降低功率預(yù)算實現(xiàn)精度。研究和找到可用的最低功耗組件可能很困難。ADI公司采用我們功耗最低的精密元件，并提供一站式信號鏈和電路，為系統(tǒng)設(shè)計人員提供最新的產(chǎn)品，從而簡化設(shè)計過程。

圖8.精密低功耗信號鏈網(wǎng)頁。

示例：低功耗SAR信號鏈

許多應(yīng)用需要在大直流失調(diào)或共模電壓之上測量小信號。如果系統(tǒng)的目的是監(jiān)測工業(yè)環(huán)境中的流量或進行生物電勢測量，則該方法存在重疊。這些信號通常需要交流耦合來消除較大的失調(diào)以及偏置和增益，以最大化ADC的動態(tài)范圍。

我們的低功耗精密信號鏈包括為此類應(yīng)用選擇哪些器件的建議。

圖9.信號鏈示例。

此外，集成知識專有技術(shù) （KWIK） 電路提供更深入的電路分析以及有關(guān)最新組件選擇的最新建議。

流量信號鏈示例

舉個例子，我們想設(shè)計一個大型多重測量系統(tǒng)，其中包括使用圖10所示的KWIK電路進行流量測量。

（A） 我想以 1 kSPS 的速度運行 10 個流量傳感器。SAR 還是 sigma-delta 是更好的選擇？

（B） AFE的時間考慮是什么？

圖 10.流量測量信號鏈KWIK電路。

一個。SAR（AD4696）與信號調(diào)理所需的AD8235和ADA4505-2放大器是最佳選擇，因為我們可以使用外部轉(zhuǎn)換信號或自動循環(huán)模式以10 kSPS運行10個通道。

B.在這種情況下，AD4505-2放大器的響應(yīng)與增益的關(guān)系將決定被測信號的帶寬，而不是抗混疊濾波器的響應(yīng)。高阻態(tài)模式將減輕輸入放大器性能的壓力，使設(shè)計人員能夠選擇低功耗放大器。選擇圖10中的元件是因為其超低功耗性能。

結(jié)論

在設(shè)計高分辨率低功耗數(shù)據(jù)采集系統(tǒng)時，可能很難找到功耗最低的元件，而ADI公司的精密低功耗信號鏈是低功耗設(shè)計的起點。在形成采用Σ-Δ和SAR架構(gòu)作為其核心ADC的信號鏈時，必須謹慎理解時序上的權(quán)衡和差異。

與傳感器或目標信號接口時，模擬前端時序需要考慮芯片級啟動、傳感器偏置、外部濾波和元件選擇。抗混疊濾波器對SAR ADC的要求更高，因為Σ-Δ型ADC具有與其設(shè)計相關(guān)的固有采樣。在AFE上，Σ-Δ型ADC集成了PGA，而高阻態(tài)模式等SAR技術(shù)正在放寬對外部放大器電路的驅(qū)動要求。

當我們考慮Σ-Δ型ADC架構(gòu)時，過采樣和抽取以及濾波器延遲會影響吞吐速率，尤其是在多個通道上轉(zhuǎn)換時。另一方面，由于采用逐次逼近方法，SAR吞吐量的計算更加簡單，其附加好處是采樣速度越慢，轉(zhuǎn)換時消耗的電流越低。

Σ-Δ AD4130-8數(shù)字時序的復雜性促使ACE軟件時序工具的開發(fā)。這些可用于簡化理解并幫助計算通道吞吐率。同一器件具有占空比、FIFO和待機模式等定時功能，以幫助延長電池壽命，但在針對特定吞吐速率時，在考慮可實現(xiàn)的有效分辨率時必須小心。

當我們檢查像AD4696這樣的SAR ADC時，我們可以在更高的采樣頻率下進行采樣。這有其優(yōu)勢，但這意味著數(shù)字時間框架，t框架，其中您需要回讀的較小，這意味著需要更快的SPI時鐘速度。