軟件定義無線電是當今行業(yè)的主要主題之一。軟件定義無線電的性能能力得益于射頻（RF）收發(fā)器的發(fā)布，該收發(fā)器在單片集成電路（IC）中提供了完整的無線電解決方案。ADI收發(fā)器產(chǎn)品線提供了一個使能IC，擴展到許多完全由軟件控制的無線電設計中。這些器件仍有待探索的領域之一是低相位噪聲應用的能力。本文評估了這些高度集成的射頻集成電路（RFIC）的相位噪聲性能，重點介紹了提供外部頻率的情況。

ADI公司ADRV9009收發(fā)器使用外部本振（LO）時的測量表明，使用低噪聲LO時，相位噪聲可以顯著改善。收發(fā)器架構是從相位噪聲貢獻的角度提出的。通過一系列測量，殘余或加性相位噪聲被提取為DAC輸出上編程頻率的函數(shù)。利用這種噪聲貢獻以及輸入頻率（LO和基準電壓源）的相位噪聲，可以估算發(fā)射輸出端的總相位噪聲。將這些估計值與測量結果進行比較。

介紹/動機

相位噪聲是無線電設計中表征信號質量的關鍵指標之一。在架構定義階段投入了大量精力，以確保以最經(jīng)濟的方式實現(xiàn)相位噪聲要求。

ADRV9009收發(fā)器的測量表明，根據(jù)所選擇的實現(xiàn)方案，可能存在多種可能的噪聲性能結果。使用內(nèi)部LO功能時，相位噪聲由內(nèi)部基于IC的鎖相環(huán)（PLL）和壓控振蕩器（VCO）決定。內(nèi)部LO設計用于滿足大多數(shù)通信應用。對于要求改善相位噪聲性能的應用，當使用低相位噪聲源作為外部LO時，可以實現(xiàn)顯著的相位噪聲改善。

圖1顯示了ADRV9009收發(fā)器在10 kHz至100 kHz失調下相位噪聲改善超過40 dB的潛力。進行這些測量的條件如下：對于內(nèi)部LO測量，LO頻率設置為2.6 GHz，DAC輸出為8 MHz。對于外部LO測量，使用羅德與施瓦茨SMA100B作為LO源。LO路徑上有一個內(nèi)部分頻器，因此對于2.6 GHz的LO頻率，發(fā)生器設置為5.2 GHz。 使用Holzworth HA7402相位噪聲分析儀進行測量。

圖1.ADRV9009收發(fā)器相位噪聲測量使用內(nèi)部LO功能時，相位噪聲受基于IC的PLL/VCO的限制。如果使用低相位噪聲外部LO，則可以顯著改善相位噪聲。

ADRV9009 收發(fā)器

ADRV9009是ADI收發(fā)器產(chǎn)品線的最新版本。收發(fā)器架構如圖2所示。收發(fā)器是雙通道無線電，具有發(fā)射和接收功能，采用直接變頻架構實現(xiàn)，1在單片IC中。數(shù)字處理包括正交糾錯、直流失調和LO泄漏算法，可實現(xiàn)在直接變頻架構中實現(xiàn)的性能。收發(fā)器提供完整的RF數(shù)字功能。RF頻率支持高達6 GHz，JESD204B接口為基于ASIC或FPGA的處理器提供高速數(shù)據(jù)接口。

圖2.ADRV9009收發(fā)器功能框圖

無線電與參考頻率輸入同步。多個PLL鎖相至基準電壓源，包括轉換器時鐘、LO和數(shù)字時鐘。提供外部LO以允許繞過內(nèi)部LO PLL。LO路徑在PLL或外部LO輸入和混頻器端口之間有一個分頻器。這用于生成直接變頻架構所需的正交LO信號。轉換器時鐘和LO對可實現(xiàn)的相位噪聲有直接影響，在評估相位噪聲貢獻因素時將進一步討論。

檢查相位噪聲貢獻因素

發(fā)射輸出端的相位噪聲由幾個因素組成。圖3顯示了直接變頻波形發(fā)生器架構以及初級相位噪聲貢獻因素的簡化框圖。

圖3.直接上變頻框圖和相關相位噪聲貢獻因素。

在剖析收發(fā)器相位噪聲之前，有幾個基本原理值得回顧。在倍頻器或分頻器中，相位噪聲為20logN，其中N是輸入輸出頻率比。2這也適用于直接數(shù)字頻率合成器（DDS），其中時鐘噪聲貢獻隨DDS輸出頻率成20logN。要考慮的第二個方面是PLL中的相位噪聲傳遞函數(shù)。3注入PLL的參考頻率將作為頻率比（類似于乘法器）的函數(shù)與輸出成比例，但將根據(jù)環(huán)路帶寬（BW）和所選環(huán)路濾波器類型應用低通濾波器效應。

將這些原理應用于收發(fā)器，可以檢查各種貢獻因素。有兩個頻率，即LO頻率和參考頻率，注入收發(fā)器。LO頻率對相位噪聲輸出有直接貢獻，但在用于向混頻器創(chuàng)建正交LO信號的內(nèi)部分頻器中降低6 dB。參考頻率貢獻由幾個因素決定。它用于在時鐘PLL中創(chuàng)建DAC時鐘。時鐘輸出端由參考頻率引起的噪聲將按PLL的噪聲傳遞函數(shù)進行調節(jié)。然后，該貢獻將再次按DAC時鐘與DAC輸出頻率的比值進行縮放。這種效應可以簡化為參考頻率與DAC輸出頻率的縮放，并應用基于PLL帶寬的低通傳遞函數(shù)。

接下來，考慮收發(fā)器IC相位噪聲的貢獻。發(fā)射路徑中的所有電路元件都會增加殘余噪聲。IC噪聲貢獻因素之一是DAC輸出端的附加噪聲，隨DAC輸出頻率的變化而變化。這可以概括為兩個殘余相位噪聲項;頻率相關噪聲貢獻和頻率無關噪聲貢獻。頻率相關噪聲隨DAC輸出頻率調整20logN。與頻率無關的噪聲是固定的，并將設置收發(fā)器IC的相位本底噪聲貢獻。

為了提取IC殘余噪聲貢獻與頻率相關和頻率無關貢獻因素的函數(shù)，進行了一系列相位噪聲測量，如圖4所示。

（a）.參考頻率和LO頻率。

（b）. 收發(fā)器發(fā)射輸出相位噪聲。

（c）. 收發(fā)器殘余相位噪聲。

圖4.相位噪聲測量用于提取不同的相位噪聲貢獻因素。

用于相位噪聲測量的測試設置如圖5所示。對于收發(fā)器LO和參考頻率輸入，分別使用了羅德與施瓦茨SMA100B和100 A?；魻柎奈炙糎A7402C用作相位噪聲測試儀。對于絕對相位噪聲測量，收發(fā)器的發(fā)射輸出被注入測試裝置。對于殘余相位噪聲測量，需要三個收發(fā)器，當使用額外的收發(fā)器作為測試儀中混頻器的LO端口時，可以從測量中消除參考頻率和LO頻率的噪聲貢獻。

（a）. 絕對相位噪聲測量。

（b）. 殘余相位噪聲測量。

圖5.用于相位噪聲測量的測試設置。

通過評估圖4的測量數(shù)據(jù)，提取了收發(fā)器IC的頻率相關和頻率無關相位噪聲貢獻因素。估計值如圖 6 所示。估計值來自對測量數(shù)據(jù)的曲線擬合和在偏移頻率大于1 MHz時的相位本底噪聲的閾值設置。

圖6.收發(fā)器殘余相位噪聲貢獻因素。這些曲線是從圖4的測量數(shù)據(jù)中提取的。

絕對相位噪聲測量與預測

通過評估所述的不同相位噪聲貢獻，可以計算出基于DAC輸出頻率以及用于LO和基準電壓源的振蕩器的預測。測量結果與預測結果如圖7所示。

（a）. DAC 輸出 = 12.5 MHz。

（b）. DAC 輸出 = 25 MHz。

（c）. DAC 輸出 = 50 MHz。

（d）. DAC 輸出 = 100 MHz。

圖7.使用外部LO測量的相位噪聲與預測相位噪聲。對于2.6 GHz的收發(fā)器中心頻率，LO設置為5.2 GHz。DAC輸出頻率在12.5 MHz至100 MHz之間變化。 結果是可預測的，并表明分析方法可以擴展到其他頻率。

貢獻者的計算方法如下：

LO相位噪聲貢獻：使用圖4中測得的LO相位噪聲，并將其降低6 dB，以考慮收發(fā)器IC內(nèi)部的分頻器。

參考相位噪聲貢獻：使用圖4中測得的參考噪聲作為起點。收發(fā)器中的時鐘PLL具有幾百kHz的環(huán)路帶寬，因此對基準噪聲施加了具有類似帶寬的二階低通濾波器。然后將噪聲按DAC輸出頻率與參考頻率之比的20log進行縮放。

IC貢獻：使用圖6的曲線。

測量結果與預測非常接近，圖表表明哪些貢獻者主導了各種偏移頻率。在失調頻率低于~5 kHz時，第一個LO占主導地位。當偏移高于~1 MHz時，IC殘余噪聲占主導地位。在~10 kHz至~500 kHz之間的中間失調頻率下，DAC輸出頻率成為一個因素。在較高的DAC輸出頻率下，IC頻率相關噪聲占主導地位。隨著DAC輸出頻率的降低，IC貢獻降低到LO頻率再次主導性能的程度。

外部LO注意事項

在探索使用外部LO的設計中，值得注意一些實際考慮因素。有兩個特定的項目可能是一個限制。

使用內(nèi)部分頻器時，啟動時或切換外部LO時會出現(xiàn)相位模糊。內(nèi)部LO包含RF相位同步功能，但外部LO尚不提供此功能。

當跳頻外部LO時，QEC算法有一個建立時間，該時間可能會在頻率變化后的瞬間產(chǎn)生雜散影響鏡像。

這兩種情況都會導致多通道系統(tǒng)復雜化，在大于收發(fā)器瞬時帶寬的工作頻段上動態(tài)跳頻。對于未來的收發(fā)器，這些限制可能會被克服，但在撰寫本文時，ADRV9009與外部LO一起使用時存在這些復雜性。

盡管存在這些復雜性，但仍有多種應用可以利用外部LO的改進相位。其中包括動態(tài)跳頻要求不那么嚴格的任何單通道或低通道數(shù)系統(tǒng)，或任何具有固定LO頻率的多通道系統(tǒng)。

可以從外部LO相位噪聲性能中受益的特定應用是相對窄帶相控陣。在此應用中，將收發(fā)器用于通用波形發(fā)生器和接收器設計是可行的，該設計可以支持多種工作頻率，然后在工作或最終LO實現(xiàn)期間選擇特定頻段。

對于工作頻段在收發(fā)器瞬時帶寬內(nèi)的相控陣系統(tǒng)，外部LO可以是單頻，在這種情況下，在帶有外部LO的相控陣中使用收發(fā)器可能是一個非常實用的選擇。在評估系統(tǒng)相位噪聲時，可以選擇參考頻率源振蕩器，使參考頻率噪聲貢獻遠低于LO噪聲貢獻。如果將公共LO分布到收發(fā)器陣列，則隨著系統(tǒng)中相干組合的收發(fā)器數(shù)量的增加，IC的噪聲貢獻將降低到系統(tǒng)由外部LO主導的水平。這一結論簡化了系統(tǒng)工程噪聲分析。由于噪聲以公共LO為主，因此工程工作可以集中在中央LO設計的最佳成本/性能權衡上。

總結

本文提供了一種使用外部LO時預測ADRV9009收發(fā)器相位噪聲的方法。該方法允許跟蹤基準振蕩器、LO源和收發(fā)器的貢獻，作為DAC輸出頻率的函數(shù)。測量結果與預測結果匹配良好，表明該方法可以擴展為分析與其他頻率源一起使用時的收發(fā)器能力。這種方法也非常通用，可以擴展到任何波形發(fā)生器設計。

使用外部LO測量的相位噪聲性能在創(chuàng)建低相位噪聲LO源時具有顯著的性能優(yōu)勢。我們的目的是在評估架構選項時為系統(tǒng)設計人員提供一系列選項。對于在具有外部LO輸入的低相位噪聲應用中使用收發(fā)器的設計，該描述為評估不同條件下的系統(tǒng)級相位噪聲提供了基礎。

為了評估系統(tǒng)相位噪聲，可以選擇參考頻率源振蕩器，使參考頻率噪聲貢獻遠低于LO噪聲貢獻。如果將公共LO分布到收發(fā)器陣列，則隨著系統(tǒng)中相干組合的收發(fā)器數(shù)量的增加，IC的噪聲貢獻將降低到系統(tǒng)由外部LO主導的水平。這一結論簡化了系統(tǒng)工程噪聲分析。由于噪聲以公共LO為主，因此工程工作可以集中在中央LO設計的最佳成本/性能權衡上。

使用外部LO測量的相位噪聲性能在創(chuàng)建低相位噪聲LO源時具有顯著的性能優(yōu)勢。我們的目的是在評估架構選項時為系統(tǒng)設計人員提供一系列選項。對于在具有外部LO輸入的低相位噪聲應用中使用收發(fā)器的設計，該描述為評估不同條件下的系統(tǒng)級相位噪聲提供了基礎。

審核編輯：郭婷