對于功率轉(zhuǎn)換器，寄生參數(shù)最小的熱回路PCB布局能夠改善能效比，降低電壓振鈴，并減少電磁干擾(EMI)。本文討論如何通過最小化PCB的等效串聯(lián)電阻(ESR)和等效串聯(lián)電感(ESL)來優(yōu)化熱回路布局設(shè)計(jì)。本文研究并比較了影響因素，包括解耦電容位置、功率FET尺寸和位置以及過孔布置。通過實(shí)驗(yàn)驗(yàn)證了分析結(jié)果，并總結(jié)了最小化PCB ESR和ESL的有效方法。

能否優(yōu)化開關(guān)電源的效率?

當(dāng)然可以，最小化熱回路PCB ESR和ESL是優(yōu)化效率的重要方法。

對于功率轉(zhuǎn)換器，寄生參數(shù)最小的熱回路PCB布局能夠改善能效比，降低電壓振鈴，并減少電磁干擾(EMI)。本文討論如何通過最小化PCB的等效串聯(lián)電阻(ESR)和等效串聯(lián)電感(ESL)來優(yōu)化熱回路布局設(shè)計(jì)。本文研究并比較了影響因素，包括解耦電容位置、功率FET尺寸和位置以及過孔布置。通過實(shí)驗(yàn)驗(yàn)證了分析結(jié)果，并總結(jié)了最小化PCB ESR和ESL的有效方法。

開關(guān)模式功率轉(zhuǎn)換器的熱回路是指由高頻(HF)電容和相鄰功率FET形成的臨界高頻交流電流回路。它是功率級PCB布局的最關(guān)鍵部分，因?yàn)樗遜v/dt和di/dt噪聲成分。設(shè)計(jì)不佳的熱回路布局會產(chǎn)生較大的PCB寄生參數(shù)，包括ESL、ESR和等效并聯(lián)電容(EPC)，這些參數(shù)對功率轉(zhuǎn)換器的效率、開關(guān)性能和EMI性能有重大影響。

圖1顯示了同步降壓DC-DC轉(zhuǎn)換器原理圖。熱回路由MOSFET M1和M2以及解耦電容CIN形成。M1和M2的開關(guān)動作會產(chǎn)生高頻di/dt和dv/dt噪聲。CIN提供了一個低阻抗路徑來旁路高頻噪聲成分。然而，器件封裝內(nèi)和熱回路PCB走線上存在寄生阻抗(ESR、ESL)。高di/dt噪聲通過ESL會引起高頻振鈴，進(jìn)而導(dǎo)致EMI。ESL中存儲的能量在ESR上耗散，導(dǎo)致額外的功率損耗。因此，應(yīng)盡量減小熱回路PCB的ESR和ESL，以減少高頻振鈴并提高效率。

準(zhǔn)確提取熱回路的ESR和ESL，有助于預(yù)測開關(guān)性能并改進(jìn)熱回路設(shè)計(jì)。器件的封裝和PCB走線均會影響回路的總寄生參數(shù)。本文主要關(guān)注PCB布局設(shè)計(jì)。有一些工具可幫助用戶提取PCB寄生參數(shù)，例如Ansys Q3D、FastHenry/FastCap、StarRC等。Ansys Q3D之類的商用工具可提供準(zhǔn)確的仿真，但通常價格昂貴。FastHenry/FastCap是一款基于部分元件等效電路(PEEC)數(shù)值建模的免費(fèi)工具 ，可以通過編程提供靈活的仿真來探索不同的版圖設(shè)計(jì)，但需要額外的編程。FastHenry/FastCap寄生參數(shù)提取的有效性和準(zhǔn)確性已經(jīng)過驗(yàn)證，并與Ansys Q3D進(jìn)行了比較，結(jié)果一致。在本文中，F(xiàn)astHenry用作提取PCB ESR和ESL的經(jīng)濟(jì)高效的工具。

圖1.帶熱回路ESR和ESL的降壓轉(zhuǎn)換器

熱回路PCB的ESR和ESL與解耦電容位置的關(guān)系

本部分基于ADI公司的 LTM4638 μModule? 穩(wěn)壓器演示板DC2665A-B來研究CIN位置的影響。LTM4638是一款集成式20 VIN、15 A降壓型轉(zhuǎn)換器模塊，采用小型6.25 mm × 6.25 mm × 5.02 mm BGA封裝。它具有高功率密度、快速瞬態(tài)響應(yīng)和高效率特性。模塊內(nèi)部集成了一個小的高頻陶瓷CIN，不過受限于模塊封裝尺寸，這還不夠。圖2至圖4展示了演示板上的三種不同熱回路，這些熱回路使用了額外的外部CIN。第一種是垂直熱回路1(圖2)，其中CIN1放置在μModule穩(wěn)壓器下方的底層。μModule VIN和GND BGA引腳通過過孔直接連接到CIN1。這些連接提供了演示板上的最短熱回路路徑。第二種熱回路是垂直熱回路2(圖3)，其中CIN2仍放置在底層，但移至μModule穩(wěn)壓器的側(cè)面區(qū)域。其結(jié)果是，與垂直熱回路1相比，該熱回路添加了額外的PCB走線，預(yù)計(jì)ESL和ESR更大。第三種熱回路選項(xiàng)是水平熱回路(圖4)，其中CIN3放置在靠近μModule穩(wěn)壓器的頂層。μModule VIN和GND引腳通過頂層銅連接到CIN3，而不經(jīng)過過孔。然而，頂層的VIN銅寬度受其他引腳排列的限制，導(dǎo)致回路阻抗高于垂直熱回路1。表1比較了FastHenry提取的熱回路 PCB ESR和ESL。正如預(yù)期的那樣，垂直熱回路1的PCB ESR和ESL最低。

圖2.垂直熱回路1：(a)俯視圖和(b)側(cè)視圖

圖3.垂直熱回路2：(a)俯視圖和(b)側(cè)視圖

圖4.水平熱回路：(a)俯視圖和(b)側(cè)視圖

表1.使用FastHenry提取的不同熱回路的PCB ESR和ESL

為了通過實(shí)驗(yàn)驗(yàn)證不同熱回路的ESR和ESL，我們測試了12V轉(zhuǎn)1V CCM運(yùn)行時演示板的效率和VIN交流紋波。理論上，ESR越低，則效率越高，而ESL越小，則VSW振鈴頻率越高，VIN紋波幅度越低。圖5a顯示了實(shí)測效率。垂直熱回路1的效率最高，因?yàn)槠銭SR最低。水平熱回路和垂直熱回路1之間的損耗差異也是基于提取的ESR計(jì)算的，這與圖5b所示的測試結(jié)果一致。圖5c中的VIN HF紋波波形是在CIN上測試的。水平熱回路具有更高的VIN紋波幅度和更低的振鈴頻率，因此驗(yàn)證了其回路ESL高于垂直熱回路1。另外，由于回路ESR更高，因此水平熱回路的VIN紋波衰減速度快于垂直熱回路1。此外，較低的VIN紋波降低了EMI，因而可以使用較小的EMI濾波器。

圖5.演示板測試結(jié)果：(a)效率，(b)水平回路與垂直回路1之間的損耗差異，(c)15A輸出時M1導(dǎo)通期間的VIN紋波

表2.對于不同器件形狀和位置，使用FastHenry提取的熱回路PCB ESR和ESL

熱回路PCB ESR和ESL與MOSFET尺寸和位置的關(guān)系

對于分立式設(shè)計(jì)，功率FET的布置和封裝尺寸對熱回路ESR和ESL也有重大影響。本部分對使用功率FET M1和M2以及解耦電容CIN的典型半橋熱回路進(jìn)行了建模和研究。圖6比較了常見功率FET封裝尺寸和放置位置。表2顯示了每種情況下提取的ESR和ESL。

情況(a)至(c)展示了三種常見功率FET布置，其中采用5 mm × 6 mm MOSFET。熱回路的物理長度決定了寄生阻抗。與情況(a)相比，情況(b)中的90°形狀布置和情況(c)中的180°形狀布置的回路路徑更短，導(dǎo)致ESR降低60%，ESL降低80%。由于90°形狀布置顯示出了優(yōu)勢，我們基于情況(b)研究了更多情況，以進(jìn)一步降低回路ESR和ESL。情況(d)將一個5 mm × 6 mm MOSFET替換為兩個并聯(lián)的3.3mm × 3.3mm MOSFET。由于MOSFET尺寸更小，回路長度進(jìn)一步縮短，導(dǎo)致回路阻抗降低7%。情況(e)將一個接地層放置在熱回路層下方，與情況(d)相比，熱回路ESR和ESL進(jìn)一步降低2%。原因是接地層上產(chǎn)生了渦流，其感應(yīng)出相反的磁場，相當(dāng)于降低了回路阻抗。情況(f)構(gòu)建了另一個熱回路層作為底層。如果將兩個并聯(lián)MOSFET對稱布置在頂層和底層，并通過過孔連接，則由于并聯(lián)阻抗，熱回路PCB ESR和ESL的降低更加明顯。因此，在頂層和底層上以對稱90°形狀或180°形狀布置較小尺寸的器件，可以獲得最低的PCB ESR和ESL。

為了通過實(shí)驗(yàn)驗(yàn)證MOSFET布置的影響，我們使用了ADI公司的高效率4開關(guān)同步降壓-升壓控制器演示板LT8390/DC2825A和LT8392/DC2626A。如圖 7a和圖7b所示，DC2825A采用直線MOSFET布置，DC2626A采用90°形狀的MOSFET布置。為了進(jìn)行公平比較，兩個演示板配置了相同的MOSFET和解耦電容，并在36V轉(zhuǎn)12V/10A、300 kHz降壓操作下進(jìn)行了測試。圖7c顯示了M1導(dǎo)通時刻測得的VIN交流紋波。采用90°形狀的MOSFET布置時，VIN紋波的幅度更低，諧振頻率更高，這就驗(yàn)證了熱回路路徑較短導(dǎo)致PCB ESL更小。相反，直線MOSFET布置的熱回路更長，ESL更高，導(dǎo)致VIN紋波幅度要高得多，并且諧振頻率更低。根據(jù)Cho和Szokusha研究的EMI測試結(jié)果，較高的輸入電壓紋波還會導(dǎo)致EMI輻射更嚴(yán)重。

圖6.熱回路PCB模型：(a)5mm×6mm MOSFET，直線布置;(b)5mm×6mm MOSFET，以90°形狀布置;(c)5mm×6mm MOSFET，以180°形狀布置;(d)兩個并聯(lián)的3.3mm×3.3mm MOSFET，以90°形狀布置;(e)兩個并聯(lián)的3.3mm×3.3mm MOSFET，以90°形狀布置，帶有接地層;(f)對稱的3.3mm×3.3mm MOSFET，位于頂層和底層，以90°形狀布置。

圖7.(a) LT8390/DC2825A熱回路，MOSFET以直線布置;(b) LT8392/DC2626A熱回路，MOSFET以90°形狀布置;(c) M1導(dǎo)通時的VIN紋波波形。

圖8.熱回路PCB模型，(a) 5個GND過孔靠近CIN和M2布置;(b) 14個GND過孔布置在CIN和M2之間;(c) 基于(b)，GND上再布置6個過孔;(d) 基于(c)，GND區(qū)域上再布置9個過孔。

熱回路PCB的ESR和ESL與過孔布置的關(guān)系

熱回路中的過孔布局對回路ESR和ESL也有重要影響。圖8對使用兩層PCB結(jié)構(gòu)和直線布置功率FET的熱回路進(jìn)行了建模。FET放置在頂層，第二層是接地層。CIN GND焊盤和M2源極焊盤之間的寄生阻抗Z2是熱回路的一部分，作為示例進(jìn)行研究。Z2是從FastHenry提取的。表3總結(jié)并比較了不同過孔布置的仿真ESR2和ESL2。

通常，添加更多過孔會降低PCB寄生阻抗。然而，ESR2和ESL2的降低程度與過孔數(shù)量并不是線性比例關(guān)系?？拷_焊盤的過孔，所導(dǎo)致的PCB ESR和ESL的降低最明顯。因此，對于熱回路布局設(shè)計(jì)，必須將幾個關(guān)鍵過孔布置在靠近CIN和MOSFET焊盤的位置，以使高頻回路阻抗最小。

表3.使用不同過孔布置時提取的熱回路PCB ESR2和ESL2

結(jié)論

減小熱回路的寄生參數(shù)有助于提高電源效率，降低電壓振鈴，并減少EMI。為了盡量減小PCB寄生參數(shù)，我們研究并比較了使用不同解耦電容位置、MOSFET尺寸和位置以及過孔布置的熱回路布局設(shè)計(jì)。更短的熱回路路徑、更小尺寸的MOSFET、對稱的90°形狀和180°形狀MOSFET布置、靠近關(guān)鍵元器件的過孔，均有助于實(shí)現(xiàn)最低的熱回路PCB ESR和ESL。

審核編輯：湯梓紅