作者：Di Pu, Andrei Cozma, and Tom Hill

無(wú)線系統(tǒng)的概念與該工作設(shè)計(jì)的實(shí)現(xiàn)之間存在顯著差距。彌合這一差距通常涉及具有各種不同技能集（如RF，SW，DSP，HDL和嵌入式Linux）的工程師團(tuán)隊(duì)，并且在許多情況下，由于難以協(xié)調(diào)這些不同設(shè)計(jì)實(shí)體的工作，項(xiàng)目在開(kāi)發(fā)階段的早期就脫軌了。

在這篇由四部分組成的文章中，我們將研究平臺(tái)和工具的進(jìn)步，這些平臺(tái)和工具允許開(kāi)發(fā)人員快速仿真和原型化無(wú)線系統(tǒng)，同時(shí)建立和維護(hù)可部署的生產(chǎn)路徑。作為該過(guò)程的真實(shí)示例，我們將制作一個(gè)無(wú)線SDR平臺(tái)的原型，該平臺(tái)接收和解碼自動(dòng)相關(guān)監(jiān)視廣播（ADS-B）信號(hào)，使我們能夠檢測(cè)和報(bào)告在我們附近飛行的商用飛機(jī)的位置，高度和速度。在這種情況下，所需的資源是MATLAB和Simulink以及集成和嵌入硬件/軟件的技能。硬件平臺(tái)將是ADI公司/賽靈思軟件定義無(wú)線電（SDR）原型系統(tǒng)。使用 MATLAB 和 Simulink 將執(zhí)行以下任務(wù)：

用于解碼ADS-B消息的信號(hào)處理算法設(shè)計(jì)

射頻收發(fā)器接收ADS-B信號(hào)的仿真

生成 C 和 HDL 代碼

使用目標(biāo)收發(fā)器和 FPGA 上的記錄和實(shí)時(shí)數(shù)據(jù)驗(yàn)證 HDL 代碼

最終結(jié)果將是運(yùn)行在具有生產(chǎn)價(jià)值的硬件上運(yùn)行的工作RF SDR設(shè)計(jì)，我們將將其帶到當(dāng)?shù)貦C(jī)場(chǎng)并驗(yàn)證其性能和功能。

本文由四部分組成，第一部分將討論ADI公司/Xilinx SDR原型設(shè)計(jì)系統(tǒng)、其功能和優(yōu)勢(shì)，并簡(jiǎn)要介紹工具流程。第二部分將回顧自動(dòng)相關(guān)監(jiān)視廣播 （ADS-B） 信號(hào)，并解釋如何在仿真中以 MATLAB 和 Simulink 解碼其信息。第三部分將描述和展示如何使用硬件在環(huán) （HIL） 和目標(biāo)收發(fā)器捕獲信號(hào)，但仍在 Simulink 中的主機(jī)上進(jìn)行信號(hào)處理以進(jìn)行驗(yàn)證。第四部分將展示如何采用第 2 部分中開(kāi)發(fā)并在第 3 部分中驗(yàn)證的算法，并使用 MathWorks 的 HDL Coder 和嵌入式編碼器生成代碼并將其部署到生產(chǎn)硬件中，最后我們將在機(jī)場(chǎng)使用真實(shí)世界的 ADS-B 信號(hào)操作該平臺(tái)。

介紹

隨著人們需要通信的方式和方法呈指數(shù)級(jí)增長(zhǎng)，輕松且經(jīng)濟(jì)高效地修改無(wú)線電設(shè)備已成為業(yè)務(wù)關(guān)鍵?；谶@一要求，軟件定義無(wú)線電技術(shù)最近被廣泛采用，因?yàn)樗鼛?lái)了推動(dòng)通信發(fā)展的靈活性、成本效益和能力。1SDR系統(tǒng)的目的是在軟件和可重編程邏輯中盡可能多地實(shí)現(xiàn)調(diào)制/解調(diào)和數(shù)據(jù)處理算法，以便只需更新軟件和可重編程邏輯即可輕松重新配置通信系統(tǒng)，而無(wú)需對(duì)硬件平臺(tái)進(jìn)行任何更改。

隨著賽靈思 Zynq 等片上系統(tǒng) （SoC） 器件的出現(xiàn)。全可編程 SoC 結(jié)合了 CPU 的多功能性和 FPGA 的處理能力，設(shè)計(jì)人員可以將 SDR 系統(tǒng)的數(shù)據(jù)處理功能整合到單個(gè)器件中，同時(shí)集成額外的處理任務(wù)。數(shù)據(jù)調(diào)制/解調(diào)算法等處理密集型任務(wù)被卸載到器件的可編程邏輯上，而數(shù)據(jù)解碼和渲染、系統(tǒng)監(jiān)控和診斷以及用戶界面等任務(wù)則推遲到處理單元。

與此同時(shí)，幾十年來(lái)，無(wú)線系統(tǒng)原型設(shè)計(jì)一直是一個(gè)討論話題，但由于 MathWorks 的 MATLAB 和 Simulink 等建模和仿真工具的發(fā)展，直到最近幾年才演變成 FPGA 的完整設(shè)計(jì)流程——從模型創(chuàng)建到完整實(shí)現(xiàn)。無(wú)線系統(tǒng)原型設(shè)計(jì)通過(guò)將設(shè)計(jì)任務(wù)從實(shí)驗(yàn)室和現(xiàn)場(chǎng)轉(zhuǎn)移到桌面，正在改變工程師和科學(xué)家的工作方式。2現(xiàn)在，可以對(duì)整個(gè)無(wú)線系統(tǒng)（如SDR系統(tǒng)）進(jìn)行建模，使工程師能夠觀察系統(tǒng)的行為，并在現(xiàn)場(chǎng)實(shí)際實(shí)施之前對(duì)其進(jìn)行調(diào)整。這有幾個(gè)好處，例如加速系統(tǒng)集成和減少對(duì)設(shè)備可用性的依賴。此外，一旦 SDR 系統(tǒng)的 Simulink 模型完成，就可以自動(dòng)生成 C 和 HDL 代碼，以便在 Zynq SoC 上實(shí)施，從而節(jié)省時(shí)間并避免引入手動(dòng)編碼錯(cuò)誤。通過(guò)將系統(tǒng)模型鏈接到快速原型設(shè)計(jì)環(huán)境，允許SDR系統(tǒng)在現(xiàn)實(shí)條件下運(yùn)行，可以進(jìn)一步降低風(fēng)險(xiǎn)。

本系列文章由四部分組成，第一部分將討論ADI公司/Xilinx SDR快速原型系統(tǒng)、其功能和優(yōu)勢(shì)，并簡(jiǎn)要介紹工具流程。本文展示了ADI公司的RF IC技術(shù)和參考設(shè)計(jì)硬件和軟件如何降低設(shè)計(jì)技能子集，從而使客戶能夠降低風(fēng)險(xiǎn)并縮短上市時(shí)間。

Zynq 特別提款權(quán)

需要先進(jìn)的 SDR 系統(tǒng)來(lái)執(zhí)行數(shù)據(jù)處理、通信和用戶界面任務(wù)的組合，這些任務(wù)具有不同的處理帶寬要求和實(shí)時(shí)約束。選擇用于實(shí)現(xiàn)此類系統(tǒng)的硬件平臺(tái)必須具有健壯性和可擴(kuò)展性，同時(shí)允許未來(lái)的系統(tǒng)改進(jìn)和擴(kuò)展。Xilinx Zynq-7000 全可編程 SoC 通過(guò)提供高性能處理系統(tǒng)與可編程邏輯相結(jié)合來(lái)滿足這些要求，如圖 1.3 所示 可編程邏輯和處理系統(tǒng)的結(jié)合可提供卓越的并行處理能力、實(shí)時(shí)性能、快速計(jì)算速度和連接多功能性。

圖1.賽靈思 Zynq SoC 框圖。

Zynq SoC 的處理系統(tǒng)端由雙核 ARMCortex-A9 處理器、NEON 協(xié)處理器和浮點(diǎn)擴(kuò)展組成，可加速軟件執(zhí)行。嵌入式Linux或?qū)崟r(shí)操作系統(tǒng)可以部署在雙核ARM處理器上，以充分利用系統(tǒng)的功能。該處理器是獨(dú)立的，無(wú)需配置可編程邏輯即可使用，這對(duì)于希望開(kāi)始并行開(kāi)發(fā)代碼的軟件開(kāi)發(fā)人員以及將設(shè)計(jì)FPGA結(jié)構(gòu)的硬件開(kāi)發(fā)人員來(lái)說(shuō)是一個(gè)關(guān)鍵要素。??

在可編程邏輯方面，該器件具有多達(dá) 444，000 個(gè)邏輯單元和 2，200 個(gè) DSP 切片，可提供大量處理帶寬，使 Zynq 器件能夠應(yīng)對(duì)各種具有挑戰(zhàn)性的信號(hào)處理應(yīng)用。五個(gè)高吞吐量 AMBA-4 AXI 高速互連將可編程邏輯與處理系統(tǒng)緊密耦合，有效帶寬相當(dāng)于 3，000 多個(gè)引腳。?4

AD9361 用于SDR的捷變寬帶RF收發(fā)器IC

近年來(lái)，ADI公司向市場(chǎng)推出了革命性的SDR產(chǎn)品，以支持不斷發(fā)展的SDR要求和系統(tǒng)架構(gòu)。ADI公司在該領(lǐng)域最重要的產(chǎn)品是AD9361/AD9364集成RF捷變收發(fā)器。AD9361 （2 × 2）5和AD9364 （1×1）6是高性能、高度集成的射頻收發(fā)器 IC，適用于 SDR 架構(gòu)中的無(wú)線通信基礎(chǔ)設(shè)施、國(guó)防電子系統(tǒng)、RF 測(cè)試設(shè)備和儀器儀表以及通用軟件定義無(wú)線電平臺(tái)等應(yīng)用。這些器件將射頻前端與靈活的混合信號(hào)基帶部分和集成頻率合成器相結(jié)合，通過(guò)為處理器或FPGA提供可配置的數(shù)字接口來(lái)簡(jiǎn)化設(shè)計(jì)導(dǎo)入。這些芯片的工作頻率范圍為70 MHz至6 GHz，覆蓋大多數(shù)許可和非許可頻段，通過(guò)改變采樣速率、數(shù)字濾波器和抽取，支持低于200 kHz至56 MHz的通道帶寬，所有這些器件均可在AD9361和AD9364器件中編程。7圖2所示為AD9361器件的框圖。

圖2.AD9361原理框圖

為了幫助客戶縮短上市時(shí)間和整體開(kāi)發(fā)工作，ADI公司更進(jìn)一步，在無(wú)縫FPGA連接的完整生態(tài)系統(tǒng)中提供SDR解決方案，為完整的無(wú)線電系統(tǒng)設(shè)計(jì)提供快速原型設(shè)計(jì)和開(kāi)發(fā)環(huán)境。AD-FMCOMMSx-EBZ 快速開(kāi)發(fā)和原型開(kāi)發(fā)板是一系列高速模擬 FMC 模塊，集成了 AD9361 或 AD9364 捷變射頻收發(fā)器 IC 或可無(wú)縫連接到 Xilinx FPGA 開(kāi)發(fā)平臺(tái)生態(tài)系統(tǒng)的分立信號(hào)鏈。這些電路板完全可通過(guò)軟件定制，無(wú)需任何硬件更改，并附帶可下載的Linux驅(qū)動(dòng)程序和裸機(jī)軟件驅(qū)動(dòng)程序、原理圖、電路板布局和設(shè)計(jì)輔助參考資料，所有這些都包含在各自的ADI公司wiki站點(diǎn)上。表 1 總結(jié)了不同 FMCOMMSx 平臺(tái)的功能。

表 1.FMCOMMSx 平臺(tái)

Zynq SDR 快速原型制作平臺(tái)

參考設(shè)計(jì)

ADI公司與FMCOMMSx平臺(tái)一起提供了一個(gè)完整的Vivado框架，具有Linux和裸機(jī)軟件基礎(chǔ)設(shè)施，既可用于原型設(shè)計(jì)，也可用于最終生產(chǎn)系統(tǒng)的一部分。圖3顯示了ADI公司支持FMCOMMSx板的Zynq基礎(chǔ)設(shè)施。

圖3.ADI HDL和軟件基礎(chǔ)設(shè)施。

此高級(jí)圖表顯示了 ADI 參考設(shè)計(jì)如何在 Xilinx Zynq SoC 上進(jìn)行分區(qū)。HDMI輸出用于在顯示器上顯示Linux接口，而鍵盤(pán)和鼠標(biāo)可以通過(guò)USB 2.0端口連接到系統(tǒng)。ARM Cortex-A9處理系統(tǒng)運(yùn)行ADI公司提供的Ubuntu Linux。這包括與ADI公司FMCOMMS硬件（IIO示波器）接口所需的Linux IIO驅(qū)動(dòng)程序。8用于監(jiān)視和控制的用戶空間應(yīng)用程序，Libiio服務(wù)器9它允許對(duì) TCP 進(jìn)行實(shí)時(shí)數(shù)據(jù)采集和系統(tǒng)控制，以及遠(yuǎn)程計(jì)算機(jī)上運(yùn)行的客戶端，以及包含由嵌入式編碼器為控制器的 Simulink 模型生成的 C 代碼的可選用戶應(yīng)用程序。

軟件基礎(chǔ)架構(gòu)

所有ADI Linux驅(qū)動(dòng)程序都基于Linux工業(yè)I/O（IIO）子系統(tǒng)，該子系統(tǒng)現(xiàn)在包含在所有主線Linux內(nèi)核中。IIO Scope是由ADI公司開(kāi)發(fā)的開(kāi)源Linux應(yīng)用程序，運(yùn)行在雙ARM Cortex-A上。9內(nèi)核位于賽靈思 Zynq 內(nèi)部，能夠顯示從連接到賽靈思 Zynq 平臺(tái)的任何 ADI FMC 卡采集的實(shí)時(shí)數(shù)據(jù)。數(shù)據(jù)可以顯示為時(shí)域、頻域或星座圖。支持不同的流行文件格式，如逗號(hào)分隔值或.mat MATLAB數(shù)據(jù)文件，以保存捕獲的數(shù)據(jù)以供進(jìn)一步分析。IIO示波器提供圖形用戶界面，用于更改或回讀ADI公司FMC卡的配置。libiio服務(wù)器允許實(shí)時(shí)數(shù)據(jù)采集和系統(tǒng)控制傳輸控制協(xié)議（TCP）以及遠(yuǎn)程計(jì)算機(jī)上運(yùn)行的客戶端。10服務(wù)器在 Linux 下的嵌入式目標(biāo)上運(yùn)行，并通過(guò) TCP 管理目標(biāo)和遠(yuǎn)程客戶端之間的實(shí)時(shí)數(shù)據(jù)交換。該庫(kù)抽象了硬件的低級(jí)細(xì)節(jié)，并提供了一個(gè)簡(jiǎn)單而完整的編程接口，可用于高級(jí)項(xiàng)目。其模塊化架構(gòu)、精心設(shè)計(jì)的 API 和內(nèi)置網(wǎng)絡(luò)功能允許用戶創(chuàng)建應(yīng)用程序，這些應(yīng)用程序不僅可以在連接 IIO 設(shè)備的系統(tǒng)上運(yùn)行，還可以通過(guò)網(wǎng)絡(luò)遠(yuǎn)程運(yùn)行。最初針對(duì)Linux，現(xiàn)在也可以通過(guò)使用庫(kù)的遠(yuǎn)程后端在Windows下使用。它用C語(yǔ)言編寫(xiě)并在LGPL下授權(quán)，具有C#，Python和MATLAB的綁定。MathWorks IIO 客戶端11可作為系統(tǒng)對(duì)象集成到本機(jī) MATLAB 和 Simulink 應(yīng)用程序中。它旨在通過(guò)以太網(wǎng)與連接到運(yùn)行ADI Linux發(fā)行版的FPGA/SoC平臺(tái)的ADI硬件系統(tǒng)交換數(shù)據(jù)，使MATLAB或Simulink模型能夠執(zhí)行以下功能：

將數(shù)據(jù)流式傳輸?shù)侥繕?biāo)或從目標(biāo)流式傳輸數(shù)據(jù)

控制目標(biāo)的設(shè)置

監(jiān)控不同的目標(biāo)參數(shù)

IIO 系統(tǒng)對(duì)象在 MATLAB 和 Simulink 中都可用，具體取決于用戶是從 MATLAB 腳本調(diào)用它還是將其合并到 MATLAB 系統(tǒng)塊中。ADI為FMCOMMS平臺(tái)提供的Linux軟件和HDL基礎(chǔ)設(shè)施是SDR應(yīng)用原型設(shè)計(jì)的絕佳環(huán)境，以及MathWorks和Xilinx提供的工具，它還包含可集成到SDR系統(tǒng)中的生產(chǎn)就緒組件，有助于減少?gòu)母拍畹缴a(chǎn)所需的時(shí)間和成本。

為了幫助客戶快速輕松地使用 IIO 系統(tǒng)對(duì)象，我們提供了幾個(gè)基于此接口的 MATLAB 和 Simulink 示例，例如信標(biāo)幀接收器、12QPSK發(fā)射器和接收器，13以及LTE發(fā)射器和接收器。14在這些示例中，F(xiàn)MCOMMSx平臺(tái)由IIO系統(tǒng)對(duì)象配置，并用作RF前端，通過(guò)空中發(fā)送或接收模擬信號(hào)。這些信號(hào)通過(guò)IIO系統(tǒng)對(duì)象流向目標(biāo)或從目標(biāo)流出。所有其他信號(hào)處理都在 MATLAB 或 Simulink 中進(jìn)行。圖 4 是信標(biāo)幀接收器示例的屏幕截圖，其中顯示了 IIO 系統(tǒng)對(duì)象與其他 Simulink 模塊之間的典型連接。

圖4.信標(biāo)幀接收器示例的屏幕截圖。

MathWorks 對(duì) Zynq 的支持

MathWorks 對(duì)基于 Zynq 的 SDR 的支持主要來(lái)自以下四個(gè)方面：

1. AD9361 模擬模型

由于AD9361是一款集成RF收發(fā)器芯片，因此無(wú)法進(jìn)行信號(hào)探測(cè)和內(nèi)部工作監(jiān)控。出于這個(gè)原因，MathWorks和ADI公司共同開(kāi)發(fā)了AD9361的SimRF?模型，該模型允許對(duì)芯片的運(yùn)行進(jìn)行仿真，以便客戶能夠準(zhǔn)確了解引擎蓋下的情況，以及芯片在不同測(cè)試條件下的性能，這些條件在現(xiàn)實(shí)生活中難以復(fù)制。SimRF 提供元件庫(kù)和仿真引擎，用于使用等效基帶或電路包絡(luò)模塊（如放大器、混頻器和 S 參數(shù)模塊）設(shè)計(jì)射頻系統(tǒng)。它是對(duì)AD9361 RF收發(fā)器進(jìn)行建模的有用且合適的工具。圖5所示的系統(tǒng)級(jí)捷變RF收發(fā)器AD9361模型完全復(fù)制了AD9361的功能，并作為MathWorks硬件支持包提供給用戶。15

SimRF 模型已在實(shí)驗(yàn)室中通過(guò)功率譜測(cè)量進(jìn)行了驗(yàn)證。確定了收發(fā)器在不同頻率和功率水平下的噪聲和非線性特性。然后設(shè)計(jì)模型以生成相同的特征，從而在整個(gè)設(shè)計(jì)范圍內(nèi)驗(yàn)證它們。

使用AD9361收發(fā)器SimRF型號(hào)，用戶可以執(zhí)行以下操作：

預(yù)測(cè)射頻缺陷對(duì)測(cè)試信號(hào)的影響

使用參考音和 LTE 信號(hào)

生成或?qū)霚y(cè)試矢量，并評(píng)估非線性、噪聲、增益和相位不平衡、頻譜泄漏以及RF發(fā)射器和接收器引入的其他缺陷的影響

添加干擾信號(hào)并在時(shí)域或頻域中評(píng)估結(jié)果

圖5.捷變射頻接收器AD9361的MathWorks SimRF模型。

2. 通信和DSP系統(tǒng)工具箱功能

MathWorks 產(chǎn)品，如通信系統(tǒng)工具箱，?16信號(hào)處理工具箱，?17 DSP系統(tǒng)工具箱，?18和模擬射頻19提供行業(yè)標(biāo)準(zhǔn)算法和應(yīng)用程序，用于系統(tǒng)地分析、設(shè)計(jì)和調(diào)整 SDR 系統(tǒng)。所有這些工具都提供了創(chuàng)建高保真SDR模型的方法，這些模型可用于在實(shí)際物理實(shí)現(xiàn)之前驗(yàn)證通信系統(tǒng)的行為和性能。

3. Zynq 的 Simulink 工作流程

MathWorks 的 MATLAB 和 Simulink 是用于多域仿真和基于模型的設(shè)計(jì)的環(huán)境，非常適合使用通信算法仿真 SDR 系統(tǒng)。通信算法調(diào)整增益、頻率偏移、定時(shí)偏移和其他性能變量，通常是為了在發(fā)射器和接收器系統(tǒng)之間實(shí)現(xiàn)更好的同步。在進(jìn)行昂貴的硬件測(cè)試之前，使用仿真評(píng)估通信算法是確定SDR設(shè)計(jì)適用性并減少算法開(kāi)發(fā)時(shí)間和成本的有效方法。圖 6 描述了通過(guò)以下步驟設(shè)計(jì)通信算法的高效工作流程：

使用基于模型的設(shè)計(jì)環(huán)境提供的庫(kù)構(gòu)建準(zhǔn)確的 SDR 模型。

模擬系統(tǒng)行為以驗(yàn)證系統(tǒng)是否按預(yù)期運(yùn)行。

生成 C 代碼和 HDL 以進(jìn)行實(shí)時(shí)測(cè)試和實(shí)施。

使用原型硬件測(cè)試通信算法。

一旦通過(guò)原型硬件上的仿真和測(cè)試證明SDR系統(tǒng)的性能令人滿意，就可以安全地將系統(tǒng)實(shí)施并將其部署到最終生產(chǎn)系統(tǒng)上。

圖6.通信算法設(shè)計(jì)的工作流程。

4. 同步墨水平臺(tái)與 Zynq SDR 套件的集成

一旦SDR系統(tǒng)在仿真環(huán)境中使用嵌入式編碼器等工具得到全面驗(yàn)證?20和 HDL 編碼器?21從MathWorks，用戶可以使用嵌入式編碼器和VHDL或使用HDL Coder生成C代碼或Verilog，然后將代碼部署到原型硬件進(jìn)行測(cè)試，然后部署到最終生產(chǎn)系統(tǒng)上。此時(shí)，指定了軟件和硬件實(shí)現(xiàn)要求，例如定點(diǎn)和定時(shí)行為。自動(dòng)代碼生成有助于減少?gòu)母拍畹綄?shí)際系統(tǒng)實(shí)施所需的時(shí)間，并避免引入手動(dòng)編碼錯(cuò)誤，確保實(shí)際的SDR實(shí)現(xiàn)與模型相匹配。圖 7 描述了在 Simulink 中對(duì) SDR 系統(tǒng)進(jìn)行建模并將其傳輸?shù)交?Xilinx Zynq SoC 的最終生產(chǎn)系統(tǒng)上所需步驟的真實(shí)過(guò)程。

圖7.從模擬到生產(chǎn)的路徑。

第一步是在 Simulink 中對(duì) SDR 系統(tǒng)進(jìn)行建模和仿真。在此階段，通信算法被劃分為將在軟件中實(shí)現(xiàn)的塊和將在可編程邏輯中實(shí)現(xiàn)的塊。分區(qū)和仿真完成后，SDR 模型將使用嵌入式編碼器和 HDL 編碼器轉(zhuǎn)換為 C 代碼和 HDL?；?Zynq 的原型系統(tǒng)用于驗(yàn)證通信算法的性能，并幫助在進(jìn)入實(shí)際生產(chǎn)階段之前進(jìn)一步調(diào)整 SDR 模型。在生產(chǎn)階段，自動(dòng)生成的C代碼和HDL被集成到復(fù)雜的生產(chǎn)系統(tǒng)框架中。該工作流程可確保通信算法一旦進(jìn)入生產(chǎn)階段，就會(huì)得到充分驗(yàn)證和測(cè)試，并為系統(tǒng)的穩(wěn)健性提供很大的信心。Zynq 嵌入式編碼器和 HDL 編碼器硬件支持包為集成硬件/軟件設(shè)計(jì)、仿真和驗(yàn)證提供了一個(gè)框架，可將基于模型的設(shè)計(jì)集成到工作流程中，從而實(shí)現(xiàn)快速設(shè)計(jì)迭代周期，并幫助及早檢測(cè)和糾正設(shè)計(jì)和規(guī)范錯(cuò)誤，從而更輕松地對(duì) Zynq 平臺(tái)進(jìn)行編程。

結(jié)論

本文闡述了現(xiàn)代 SDR 系統(tǒng)的要求和趨勢(shì)，以及 MathWorks、Xilinx 和 ADI 公司為滿足這些要求并幫助推動(dòng)實(shí)現(xiàn)性能更高的 SDR 解決方案而向市場(chǎng)推出的工具和系統(tǒng)。通過(guò)將 MathWorks 基于模型的設(shè)計(jì)和自動(dòng)代碼生成工具與功能強(qiáng)大的 Xilinx Zynq SoC 和 ADI 集成射頻收發(fā)器相結(jié)合，SDR 系統(tǒng)的設(shè)計(jì)、驗(yàn)證、測(cè)試和實(shí)施可以比以往更加有效，從而獲得更高性能的無(wú)線電系統(tǒng)并縮短上市時(shí)間。ADI公司的FMCOMMS平臺(tái)與Avnet Zynq-7000 AP SoC配對(duì)，為使用MathWorks的MATLAB和Simulink設(shè)計(jì)的SDR算法提供了出色的原型設(shè)計(jì)環(huán)境。FMCOMMS平臺(tái)附帶一組開(kāi)源參考設(shè)計(jì)，旨在為任何想要評(píng)估系統(tǒng)并幫助啟動(dòng)任何新SDR項(xiàng)目的人提供一個(gè)起點(diǎn)。

審核編輯：郭婷