在模擬IC電路設(shè)計中，會經(jīng)常使用到電容。芯片內(nèi)部的電容一般使用金屬當(dāng)作上下基板，但是這種金屬電容缺點是消耗面積太大。為了作為替代，在一些對電容要求不是很高的電路中，有人想到了使用MOS管。

對于CMOS工藝，集成電容一般有MIM, MOM和MOS電容三類。MIM和MOM電容二端都是金屬，線性度較高，可用于OPA補償電容等，MOS電容一般需要一端接地或電源，且線性度差，一般做大電容濾波使用。

關(guān)于MIM電容

MIM電容（Metal-Insulator-Metal）：MIM電容相當(dāng)于一個平行板電容，最頂層二層金屬間距較大，形成的電容容值很小，MIM電容一般由最頂層二層金屬和中間特殊的金屬層構(gòu)成，MIM電容結(jié)構(gòu)如下，CTM和Mt-1中間的介質(zhì)層比較薄，形成的電容密度較高，且在頂層，寄生較小，精度高。

MIM電容主要利用不同層金屬和他們之間的介質(zhì)形成電容。

MIM結(jié)構(gòu)

MIM電容的優(yōu)點：可以利用Via和特殊工藝分別將奇數(shù)層連接（M9, M7, M5）和偶數(shù)層 (M8，M6, M4)連接，這樣可以增加單位面積電容。

MIM電容的缺點：在65nm工藝下，即便用上9層金屬和Poly去構(gòu)建MIM，其單位面積電容也只有（1.4fF/微米平方），而寄生電容Cp可以達(dá)到總電容的10%。

關(guān)于MOM電容

MOM電容（Metal-Oxide-Metal）：MOM電容一般是金屬連線形成的插指電容，結(jié)構(gòu)如下，隨著工藝技術(shù)的進(jìn)步，金屬線可以靠的更近，同時會有很多金屬層可以用，因此這種結(jié)構(gòu)的電容密度在先進(jìn)工藝下會較大，使用更多。

與MIM電容不同，MOM電容是主要利用同層金屬的插指結(jié)構(gòu)來構(gòu)建電容。

MOM結(jié)構(gòu)

MOM電容的優(yōu)點：

-高單位電容值

-低寄生電容

-對稱平面結(jié)構(gòu)

-優(yōu)良RF特性

-優(yōu)良匹配特性

-兼容金屬線工序，無需增加額外工序

在先進(jìn)CMOS制程中，MOM電容已經(jīng)成為最主要的電容結(jié)構(gòu)。在28nm工藝中，固定電容只有唯一的MOM形式。

關(guān)于MOS電容

MOS晶體管的柵電容可以實現(xiàn)較高的電容密度，但容值會隨著柵電壓的不同會變化，具有較大的非線性，柵壓的不同，晶體管可工作在積累區(qū)，耗盡區(qū)和反型區(qū)。反型區(qū)柵氧層下形成大量的反型少子，積累區(qū)則形成大量多子，在這二個區(qū)，MOS結(jié)構(gòu)類似于平行板電容，容值近似等于柵氧電容Cox，如圖所示，是MOS晶體管隨柵壓變化容值圖，為了得到較好的線性度，需MOS電容要工作在反型區(qū)，即Vgs>Vth。

MOS容值隨柵壓的變化

MOS電容是晶體管的重要組成部分，與PN結(jié)相同，MOS電容也擁有兩個端口。

物理結(jié)構(gòu)

MOS電容可以分為三層，上層是金屬制成的柵電極(gate)，下層是半導(dǎo)體制成的基極(substrate)，中間層填充了氧化物，通常為SiO2。它只有 gate 和 substrate 兩個端口，示意圖如下：

P型半導(dǎo)體的MOS電容結(jié)構(gòu)：頂端的金屬，稱為門極，相對于基底的P型半導(dǎo)體施加負(fù)向偏置電壓。門極的金屬端將聚集負(fù)電荷，同時呈現(xiàn)出如下圖中箭頭所示方向的電場。

PMOS電容

N型半導(dǎo)體形成的MOS電容機制與P型半導(dǎo)體相類似。下圖是N型半導(dǎo)體MOS電容的結(jié)構(gòu)示意圖，在門級施加正向偏置電壓時，在門級產(chǎn)生正電荷，感應(yīng)產(chǎn)生出相應(yīng)的電場；同時在氧化物-半導(dǎo)體界面處產(chǎn)生電子聚集層。

NMOS電容

某些工藝下，為了避免反型，專門的MOS管構(gòu)成MOS電容，會將NMOS管放在n阱，即當(dāng)柵壓為0時候，MOS管已經(jīng)開啟了，閾值電壓Vth接近為0，當(dāng)Vgs>0時候電容值趨于穩(wěn)定，這種結(jié)構(gòu)稱為積累型MOS電容，常稱為native MOS，下圖是這種類型電容結(jié)構(gòu)。

積累型MOS電容結(jié)構(gòu)

MOS管電容的原理

MOS管形成電容的主要原理，就是利用gate與溝道之間的柵氧作為絕緣介質(zhì)，gate作為上極板，源漏和襯底三端短接一起組成下極板。

它的源漏和沉底連到一起到地，gate上有一個電壓源。

當(dāng)gate的電源大到一定程度，超過閾值電壓Vth，會引起源漏之間出現(xiàn)反型層，即溝道形成，這樣?xùn)叛蹙统洚?dāng)了gate與溝道之間的絕緣介質(zhì)，一個電容就形成了。

這個電容的單位面積大小，與柵氧的厚度和介電常數(shù)有關(guān)。如果gate電壓是個比地還低的電壓，這個時候源漏之間的N型溝道不能形成，但是卻會使P型襯底的空穴在柵氧下方累積。

如此一來，gate與襯底之間仍然會形成電容，此時的絕緣介質(zhì)仍是柵氧，所以此時與形成溝道時的電容大小幾無二致。

如果gate電壓處在一個不尷不尬的位置，既不能使源漏之間形成溝道，也不能使P型襯底的空穴在上方積累。此時可以認(rèn)為，柵氧下方會形成一個空間電荷區(qū)，這個空間電荷區(qū)是電子與空穴結(jié)合后形成的區(qū)域，所以它不帶電，是一個“絕緣體”。

由此，你應(yīng)該清楚了，這個“絕緣體”會與柵氧這個絕緣體相疊加，導(dǎo)致等效的絕緣介質(zhì)厚度增加，所以電容值隨之下降。

MOS電容的優(yōu)缺點：

MOS電容主要的優(yōu)勢就是節(jié)省面積、方便；缺點則是，MOS電容其實是個“壓控電容”，當(dāng)上下兩個極板的壓差發(fā)生變化，容值也會跟著改變，這在要求高精度的電路中，幾乎是致命的。在微弱信號采集的前端模擬電路中，MOS電容并不適用。

MIM、MOM、MOS電容的比較

MOS電容：兩端結(jié)構(gòu)的mos管，電容值不精確，可以實現(xiàn)隨控制電壓變化而變化的容值，上下極板接法不可互換。

MOM電容：finger 插指電容，即利用同層metal邊沿之間的C。為了省面積，可以多層metal疊加，PDK中metal層數(shù)可以選擇。一般只在多層金屬的先進(jìn)制程上使用，因為是通過多層布線的版圖來實現(xiàn)的，但得到的電容值確定性和穩(wěn)定性不如MIM，一般可能會用在那種對電容值要求不高，只是用到相對比值之類的應(yīng)用。上下極板接法可互換。

MIM電容：類似于平板電容，電容值較精確，電容值不會隨偏壓變化而變化，一般制程上用mTOP l & mTOP -1 來做，電容值可以用上級板面積*單位容值來進(jìn)行估算，上下極板接法不可互換，一般用于analog，RF工藝。

相同面積的三個電容，電容值 MIM

MOM電容優(yōu)勢在于不需要額外mask，MIM需要額外mask和工藝才能實現(xiàn)。

額外再介紹下Poly-to-Poly電容。

Poly-to-Poly電容

要實現(xiàn)Poly-to-Poly電容，必須有兩層Poly的CMOS結(jié)構(gòu)。

缺點：兩層poly工藝，單位面積電容值小，底層poly和P-sub之間會形成大的寄生電容。

目前使用Poly-to-Poly電容的已經(jīng)不多。

等公司提供優(yōu)質(zhì)的Memory Compiler相關(guān)產(chǎn)品。

審核編輯：湯梓紅