隨著通信、醫(yī)療和工業(yè)設(shè)備的整體尺寸不斷減小，電源管理成為越來越重要的設(shè)計(jì)考慮因素。本文將介紹高度集成度高的新型電源管理解決方案的應(yīng)用，這些新器件為RF系統(tǒng)、FPGA和處理器供電的優(yōu)勢(shì)，以及幫助設(shè)計(jì)人員快速實(shí)現(xiàn)新設(shè)計(jì)的設(shè)計(jì)工具。

通信基礎(chǔ)設(shè)施中家庭基站和微微基站的出現(xiàn)推動(dòng)了對(duì)小型基站的需求，這些基站對(duì)在最小面積內(nèi)以最高功率效率為數(shù)字基帶、存儲(chǔ)器、RF收發(fā)器和功率放大器供電有著復(fù)雜的要求，如圖1所示。典型的小型蜂窩系統(tǒng)需要一個(gè)非常密集的電源，該電源可以提供具有快速瞬態(tài)響應(yīng)的大電流，為數(shù)字基帶供電，同時(shí)需要低噪聲、低壓差穩(wěn)壓器（LDO）為AD9361 RF捷變收發(fā)器供電。?、溫度補(bǔ)償晶體振蕩器 （TCXO） 和其他噪聲關(guān)鍵電源軌。將開關(guān)穩(wěn)壓器的開關(guān)頻率設(shè)置在臨界RF頻段之外可降低噪聲，同步開關(guān)穩(wěn)壓器可確保拍頻不會(huì)影響RF性能。降低內(nèi)核電壓（V核心）的數(shù)字基帶最大限度地降低了低功耗模式下的功耗，電源排序可確保數(shù)字基帶處理器在RF收發(fā)器使能之前啟動(dòng)并運(yùn)行。一個(gè)我2數(shù)字基帶和電源管理之間的C接口允許改變降壓穩(wěn)壓器的輸出電壓。為了提高可靠性，電源管理系統(tǒng)可以監(jiān)控其自身的輸入電壓和管芯溫度，并向基帶處理器報(bào)告任何故障。

圖1.小型基站需要各種電源。

同樣，醫(yī)療和儀器設(shè)備（例如便攜式超聲和手持儀器）的趨勢(shì)是外形尺寸明顯更小，因此這些產(chǎn)品推動(dòng)了對(duì)更小、更高效的FPGA、處理器和存儲(chǔ)器供電方式的需求，如圖2所示。典型的 FPGA 和存儲(chǔ)器設(shè)計(jì)需要一個(gè)非常密集的電源，該電源可以提供具有快速瞬態(tài)響應(yīng)的大電流，為內(nèi)核和 I/O 軌供電，同時(shí)需要一個(gè)低噪聲電源軌來為鎖相環(huán) （PLL） 等片內(nèi)模擬電路供電。電源排序?qū)τ诖_保FPGA在存儲(chǔ)器啟用之前啟動(dòng)并運(yùn)行至關(guān)重要。具有精密使能輸入和專用電源就緒輸出的穩(wěn)壓器可實(shí)現(xiàn)電源排序和故障監(jiān)控。電源設(shè)計(jì)人員通常希望在不同的應(yīng)用中使用相同的電源IC，因此改變電流限值的能力非常重要。這種設(shè)計(jì)重用可以顯著縮短上市時(shí)間，這是任何新產(chǎn)品開發(fā)過程中的關(guān)鍵要素。

圖2.為 基于 FPGA 的系統(tǒng)供電。

考慮具有 12V 輸入和 5 個(gè)輸出的 FPGA 的通用多軌電源管理設(shè)計(jì)規(guī)范：

內(nèi)核：1.2 V @ 4 A

輔助：1.8 V @ 4 A

輸入/輸出：3.3 V @ 1.2 A

DDR 內(nèi)存：1.5 V @ 1.2 A

時(shí)鐘： 1.0 V @ 200 mA

圖3a所示的典型分立式方案將四個(gè)開關(guān)穩(wěn)壓器連接到12 V輸入軌。一個(gè)開關(guān)穩(wěn)壓器的輸出對(duì)LDO進(jìn)行預(yù)調(diào)節(jié)，以降低功耗。另一種方法（如圖3b所示）使用一個(gè)穩(wěn)壓器將12 V輸入降壓至5 V中間軌，然后向下調(diào)節(jié)以產(chǎn)生所需的每個(gè)電壓。這種實(shí)現(xiàn)方案成本較低，但由于采用兩級(jí)電源轉(zhuǎn)換，效率也較低。在這兩種情況下，每個(gè)穩(wěn)壓器都必須獨(dú)立使能，因此電源排序可能需要專用的電源排序器。噪聲也可能是一個(gè)問題，除非所有切換臺(tái)都可以同步以降低拍頻。

圖3.（a） 分立穩(wěn)壓器設(shè)計(jì)和（b） 替代分立穩(wěn)壓器設(shè)計(jì)。

集成解決方案實(shí)現(xiàn)高效率、小尺寸

將多個(gè)降壓穩(wěn)壓器和LDO集成到單個(gè)封裝中可以顯著減小電源管理設(shè)計(jì)的整體尺寸。此外，與傳統(tǒng)的分立式實(shí)現(xiàn)相比，智能集成解決方案具有許多優(yōu)勢(shì)。減少分立元件的數(shù)量可以顯著降低設(shè)計(jì)的成本、復(fù)雜性和制造成本。ADP5050和ADP5052集成電源管理單元（PMU）可以在單個(gè)IC中實(shí)現(xiàn)所有這些電壓和特性，使用更少的PCB面積和元件。

為實(shí)現(xiàn)最高效率，每個(gè)降壓穩(wěn)壓器可直接由12 V供電（類似于圖3a），無需前置穩(wěn)壓器級(jí)。降壓轉(zhuǎn)換器 1 和降壓 2 具有可編程電流限值（4 A、2.5 A 或 1.2 A），使電源設(shè)計(jì)人員能夠快速輕松地更改新設(shè)計(jì)的電流，并顯著縮短開發(fā)時(shí)間。LDO 可由 1.7V 至 5.5V 電源供電。在本例中，其中一個(gè)降壓穩(wěn)壓器的1.8 V輸出為LDO供電，為噪聲敏感型模擬電路提供低噪聲1 V電源軌。

開關(guān)頻率 fSW 通過電阻 R 設(shè)定在 250 kHz 和 1.4 MHz 之間室溫.靈活的開關(guān)頻率范圍允許電源設(shè)計(jì)人員優(yōu)化設(shè)計(jì)，降低頻率以實(shí)現(xiàn)最高效率，或提高頻率以實(shí)現(xiàn)最小的整體尺寸。圖 4 顯示了 f 之間的關(guān)系西 南部和 R室溫.R 的值室溫可以計(jì)算為R室溫= （14822/f西 南部)1.081，R 以 kΩ 為單位，f 以 kHz 為單位。

圖4.開關(guān)頻率與RRT的關(guān)系

在某些設(shè)計(jì)中，希望同時(shí)具有這兩種特性：較低的開關(guān)頻率為較高電流軌提供最高的功率效率，以及較高的開關(guān)頻率以減小電感器尺寸并最小化較低電流軌的PCB面積。主開關(guān)頻率上的二分頻選項(xiàng)允許ADP5050在兩個(gè)頻率下工作，如圖5所示。降壓 1 和降壓 3 的開關(guān)頻率可通過 I 設(shè)置。2C端口為主開關(guān)頻率的二分之一。

圖5.ADP5050在低開關(guān)頻率下工作，在高電流軌上實(shí)現(xiàn)高效率，在低電流軌上以高頻率工作，以實(shí)現(xiàn)小電感尺寸。

電源排序

如圖6所示，ADP5050和ADP5052具有四個(gè)特性，可簡化使用FPGA和處理器的應(yīng)用所需的電源時(shí)序：精密使能輸入、可編程軟啟動(dòng)、電源就緒輸出和有源輸出放電開關(guān)。

精密使能輸入：每個(gè)穩(wěn)壓器（包括 LDO）都有一個(gè)具有精密 0.8V 基準(zhǔn)電壓源的使能輸入（圖 6-1）。當(dāng)使能輸入端的電壓大于0.8 V時(shí)，穩(wěn)壓器使能;當(dāng)電壓降至0.725 V以下時(shí)，穩(wěn)壓器被禁用。內(nèi)部 1MΩ 下拉電阻可防止引腳懸空時(shí)的誤差。精密使能閾值電壓允許在器件內(nèi)以及使用外部電源輕松排序。例如，如果降壓1設(shè)置為5 V，則可以使用電阻分壓器設(shè)置精確的4.0 V跳變點(diǎn)以啟用降壓2，依此類推，為所有輸出設(shè)置精確的上電時(shí)序。

可編程軟啟動(dòng)：軟啟動(dòng)電路以受控方式斜坡輸出電壓，從而限制浪涌電流。當(dāng)軟啟動(dòng)引腳連接到V時(shí)，軟啟動(dòng)時(shí)間設(shè)置為2 ms注冊(cè)，或者通過將電阻分壓器從軟啟動(dòng)引腳連接到 V 可以增加到 8 ms注冊(cè)和地面（圖 6-2）?？赡苄枰@種配置以適應(yīng)特定的啟動(dòng)順序或具有大輸出電容的應(yīng)用。軟啟動(dòng)的可配置性和靈活性使大型復(fù)雜 FPGA 和處理器能夠以安全、可控的方式上電。

1. 精密使能門限：高于0.8V使能穩(wěn)壓器，低于0.72V（遲滯）使能穩(wěn)壓器。

2.可編程軟啟動(dòng)：每個(gè)通道上的不同軟啟動(dòng)可以編程為2ms，4ms，8ms。

3. PWRGD 輸出：從 CH1 到 CH4 的理想 PWRGDx 可以通過工廠保險(xiǎn)絲或 I 進(jìn)行配置2C.

4.有源輸出放電開關(guān)：輸出放電開關(guān)可接通，縮短輸出電容的放電周期。

圖6.ADP5050和ADP5052簡化了電源時(shí)序。

電源就緒輸出： 當(dāng)所選降壓穩(wěn)壓器正常工作時(shí)，漏極開路電源就緒輸出 （PWRGD） 變?yōu)楦唠娖剑▓D 6-3）。電源良好引腳允許電源向主機(jī)系統(tǒng)發(fā)出有關(guān)其運(yùn)行狀況的信號(hào)。默認(rèn)情況下，PWRGD 監(jiān)視降壓 1 上的輸出電壓，但可以自定義其他通道的順序來控制 PWRGD 引腳。每個(gè)通道（PWRGx位）的狀態(tài)可以通過I回讀2ADP5050上的C接口。PWRGx位上的邏輯高電平表示穩(wěn)壓輸出電壓高于其標(biāo)稱輸出的90.5%。當(dāng)調(diào)節(jié)輸出電壓降至其標(biāo)稱輸出的87.2%以下超過50 μs時(shí)，PWRGx位設(shè)置為邏輯低電平。PWRGD 輸出是內(nèi)部未屏蔽 PWRGx 信號(hào)的邏輯 AND。在 PWRGD 變?yōu)楦唠娖街?，?nèi)部 PWRGx 信號(hào)必須保持高電平至少 1 ms;如果任何 PWRGx 信號(hào)發(fā)生故障，PWRGD 將無延遲地變?yōu)榈碗娖??？刂芇WRGD（通道1至通道4）的通道由工廠保險(xiǎn)絲或通過I設(shè)置位指定2C 接口。

有源輸出放電開關(guān)： 每個(gè)降壓穩(wěn)壓器都集成了一個(gè)從開關(guān)節(jié)點(diǎn)到地的放電開關(guān)（圖 6-4）。當(dāng)相關(guān)穩(wěn)壓器被禁用時(shí)，該開關(guān)開啟，幫助輸出電容快速放電。放電開關(guān)的典型電阻為通道1至通道4的250 Ω。當(dāng)穩(wěn)壓器被禁用時(shí)，有源放電開關(guān)將輸出拉至地，即使存在大容性負(fù)載也是如此。這顯著提高了系統(tǒng)的魯棒性，尤其是在重新上電時(shí)。

圖7所示為典型的上電/關(guān)斷時(shí)序。

圖7.典型上電/關(guān)斷時(shí)序。

我2C 接口

我2C 接口可實(shí)現(xiàn)兩個(gè)降壓穩(wěn)壓器輸出（通道 1 和通道 4）的高級(jí)監(jiān)控功能和基本動(dòng)態(tài)電壓調(diào)節(jié)。

輸入電壓監(jiān)視器： 可以監(jiān)控輸入電壓是否存在欠壓情況等故障。例如，在輸入端施加12 V電壓時(shí)，I2C 接口配置為在輸入電壓低于 10.2 V 時(shí)觸發(fā)警報(bào)。專用引腳 （nINT） 上的信號(hào)告訴系統(tǒng)處理器發(fā)生了問題，并關(guān)閉系統(tǒng)以采取糾正措施。監(jiān)控輸入電壓的能力提高了系統(tǒng)可靠性。圖8顯示了可用于監(jiān)控ADP5050輸入電壓的可編程值。

圖8.輸入欠壓檢測(cè)。

結(jié)溫監(jiān)測(cè)器：可以監(jiān)測(cè)結(jié)溫是否存在過熱等故障。如果結(jié)溫升至預(yù)設(shè)水平（105°C、115°C 或 125°C）以上，則會(huì)在 nINT 上發(fā)出警報(bào)信號(hào)。與熱關(guān)斷不同，此功能會(huì)發(fā)送警告信號(hào)，但不會(huì)關(guān)閉設(shè)備。監(jiān)控結(jié)溫并在可能發(fā)生的系統(tǒng)故障發(fā)生之前提醒系統(tǒng)處理器的能力提高了系統(tǒng)可靠性，如圖9所示。

圖9.結(jié)溫監(jiān)測(cè)。

有源輸出放電開關(guān)： 每個(gè)降壓穩(wěn)壓器都集成了一個(gè)從開關(guān)節(jié)點(diǎn)到地的放電開關(guān)（圖 6-4）。當(dāng)相關(guān)穩(wěn)壓器被禁用時(shí)，該開關(guān)開啟，幫助輸出電容快速放電。放電開關(guān)的典型電阻為通道1至通道4的250 Ω。當(dāng)穩(wěn)壓器被禁用時(shí)，有源放電開關(guān)將輸出拉至地，即使存在大容性負(fù)載也是如此。這顯著提高了系統(tǒng)的魯棒性，尤其是在重新上電時(shí)。

動(dòng)態(tài)電壓調(diào)節(jié)： 動(dòng)態(tài)電壓調(diào)節(jié)允許系統(tǒng)通過動(dòng)態(tài)降低低功耗模式下通道1和通道4上的電源電壓來降低功耗，或者可以根據(jù)系統(tǒng)配置和系統(tǒng)負(fù)載動(dòng)態(tài)改變輸出電壓。此外，所有四個(gè)降壓穩(wěn)壓器的輸出電壓可通過 I2C 接口，如圖 10 所示。

圖 10.ADP5050輸出電壓選項(xiàng)。

低噪聲特性

以下幾個(gè)特性可降低電源產(chǎn)生的系統(tǒng)噪聲：

寬電阻可編程開關(guān)頻率范圍： RT引腳上的電阻器在250 kHz至1.4 MHz之間設(shè)置開關(guān)頻率。這種靈活性允許電源設(shè)計(jì)人員設(shè)置開關(guān)頻率，以避免系統(tǒng)噪聲頻帶。

降壓穩(wěn)壓器相移： 降壓穩(wěn)壓器的相移可通過 I 進(jìn)行編程2C 接口。默認(rèn)情況下，通道1和通道2之間以及通道3和通道4之間的相移為180°，如圖11所示。異相操作的好處是降低了輸入紋波電流，降低了電源上的接地噪聲。

圖 11.ADP5050/ADP5052中降壓穩(wěn)壓器的相移。

通道 2、通道 3 和通道 4 的相移相對(duì)于通道 1 可以使用 I 設(shè)置為 0°、90°、180° 或 270°2C 接口，如圖 12 所示。當(dāng)并聯(lián)操作配置為在通道1和通道2上提供高達(dá)8 A的單個(gè)組合輸出時(shí)，通道2的開關(guān)頻率相對(duì)于通道1鎖定為180°相移。

圖 12.降壓穩(wěn)壓器的相移可通過 I 進(jìn)行配置2C 接口。

時(shí)鐘同步：開關(guān)頻率可通過 SYNC/MODE 引腳同步至 250kHz 至 1.4MHz 范圍內(nèi)的外部時(shí)鐘。這種能力在射頻和噪聲敏感型應(yīng)用中非常重要。當(dāng)檢測(cè)到外部時(shí)鐘時(shí)，開關(guān)頻率平滑地轉(zhuǎn)換到其頻率。當(dāng)外部時(shí)鐘停止時(shí)，器件切換回內(nèi)部時(shí)鐘并繼續(xù)正常工作。與外部時(shí)鐘同步可使系統(tǒng)設(shè)計(jì)人員遠(yuǎn)離關(guān)鍵噪聲頻段，并降低系統(tǒng)中多個(gè)器件產(chǎn)生的噪聲。

為了成功同步，必須將內(nèi)部開關(guān)頻率編程為接近外部時(shí)鐘值的值;建議頻率差小于 ±15%。

SYNC/MODE 引腳可通過工廠保險(xiǎn)絲或 I 配置為同步時(shí)鐘輸出2C 接口。在 SYNC/MODE 引腳上產(chǎn)生一個(gè)占空比為 50% 的正時(shí)鐘脈沖，其頻率等于內(nèi)部開關(guān)頻率。短時(shí)間延遲（~15% t西 南部） 發(fā)生在生成的同步時(shí)鐘和通道 1 交換節(jié)點(diǎn)之間。

圖13顯示了在頻率同步模式下配置的兩個(gè)器件：一個(gè)器件配置為時(shí)鐘輸出以同步另一個(gè)器件。應(yīng)使用100 kΩ上拉電阻，以防止SYNC/MODE引腳懸空時(shí)出現(xiàn)邏輯錯(cuò)誤。

圖 13.RF應(yīng)用顯示兩個(gè)器件同步以降低電源噪聲。

兩個(gè)器件同步到同一時(shí)鐘，因此第一個(gè)器件的通道1和第二個(gè)器件的通道1之間的相移為0°，如圖14所示。

圖 14.兩個(gè)ADP5050器件在同步模式下工作的波形。

ADIsimPower設(shè)計(jì)工具

ADIsimPower?現(xiàn)在支持ADP5050/ADP5052多通道高壓PMU，該P(yáng)MU為4/5通道供電，每通道負(fù)載電流高達(dá)4 A，輸入電壓高達(dá)15 V。該設(shè)計(jì)工具允許用戶通過級(jí)聯(lián)通道、并聯(lián)放置大電流通道以創(chuàng)建 8A 電源軌以及考慮每個(gè)通道的熱貢獻(xiàn)來優(yōu)化設(shè)計(jì)。借助高級(jí)功能，用戶可以獨(dú)立指定每個(gè)通道的紋波和瞬態(tài)性能、開關(guān)頻率以及支持一半主頻率的通道的性能。

ADIsimPower允許用戶在圖15所示的軟件界面上快速輕松地輸入設(shè)計(jì)要求。

圖 15.ADIsimPower軟件接口。

通過智能組件選擇生成完整的物料清單?？梢詮墓ぞ咧姓?qǐng)求評(píng)估板。該設(shè)計(jì)工具允許對(duì)每個(gè)通道進(jìn)行復(fù)雜的控制，如圖16所示。

圖 16.（a） 可以為每個(gè)電源軌指定紋波、瞬態(tài)和響應(yīng)。

（b） 使用精確啟用的高級(jí)排序要求。

ADIsimPower使電源設(shè)計(jì)人員能夠快速訪問準(zhǔn)確、經(jīng)過測(cè)試的可靠性能數(shù)據(jù)，如圖17所示。

圖 17.ADIsimPower仿真輸出。

然后可以將設(shè)計(jì)組裝到評(píng)估板上，如圖18所示。

圖 18.采用ADP5050/ADP5052的電源電路。

ADP5050/ADP5052/ADP5051/ADP5053規(guī)格

圖 19.ADP5050/ADP5051/ADP5052/ADP5053：四通道降壓開關(guān)穩(wěn)壓器，LDO 或 POR/WDI 采用 LFCSP。

結(jié)論

新型高度集成的PMU可實(shí)現(xiàn)具有高能效、高可靠性和超小尺寸的復(fù)雜電源管理解決方案;新的設(shè)計(jì)工具與靈活的集成電路相結(jié)合，縮短了這些復(fù)雜電源的上市時(shí)間。ADP505x系列是ADI高度集成多輸出穩(wěn)壓器產(chǎn)品組合的最新成員，允許在許多不同的應(yīng)用中快速輕松地使用單個(gè)IC，從而縮短電源設(shè)計(jì)時(shí)間。

審核編輯：郭婷