內(nèi)置自檢（BIST）曾經(jīng)是為復(fù)雜的數(shù)字芯片保留的，現(xiàn)在可以在許多數(shù)字內(nèi)容相對(duì)較少的設(shè)備中找到。向更精細(xì)的直線工藝幾何形狀的轉(zhuǎn)變使ADI公司的多個(gè)數(shù)據(jù)轉(zhuǎn)換器能夠包含BIST功能。對(duì)于芯片制造商來(lái)說(shuō)，BIST可以通過(guò)提供對(duì)器件的更大可見(jiàn)性來(lái)幫助簡(jiǎn)化器件表征過(guò)程，并通過(guò)允許對(duì)芯片的某些子集進(jìn)行自主測(cè)試來(lái)縮短制造測(cè)試時(shí)間。當(dāng)片上BIST功能被整合到系統(tǒng)級(jí)設(shè)計(jì)中時(shí)，BIST在系統(tǒng)級(jí)實(shí)現(xiàn)了更大的優(yōu)勢(shì)。隨著系統(tǒng)變得越來(lái)越復(fù)雜，將單個(gè)組件與BIST集成，可以實(shí)現(xiàn)分層測(cè)試策略，從而為增強(qiáng)系統(tǒng)可靠性提供強(qiáng)大的功能。

在系統(tǒng)層面，BIST功能可用于設(shè)計(jì)階段，以表征數(shù)字處理器和數(shù)據(jù)轉(zhuǎn)換器之間的數(shù)字接口時(shí)序。如果沒(méi)有BIST，數(shù)字接口中的位錯(cuò)誤必須通過(guò)轉(zhuǎn)換器本底噪聲的變化來(lái)檢測(cè)。這種類型的錯(cuò)誤檢測(cè)遠(yuǎn)不如基于數(shù)字的BIST簽名檢查敏感，后者可以檢測(cè)單個(gè)比特錯(cuò)誤。同樣的數(shù)字接口檢查可以在生產(chǎn)測(cè)試車間執(zhí)行，也可以在現(xiàn)場(chǎng)的系統(tǒng)級(jí)自檢中執(zhí)行。

圖1 – BIST電路的功能框圖

圖 1 顯示了一個(gè)基本的 BIST 實(shí)現(xiàn)。將BIST集成到設(shè)備中需要添加三個(gè)功能塊：模式生成器，簽名（或響應(yīng)）分析器和測(cè)試控制器。碼型發(fā)生器激勵(lì)被測(cè)電路（CUT）。特征碼分析器收集 CUT 對(duì)測(cè)試模式的響應(yīng)，并將其壓縮為單個(gè)值，稱為特征碼。測(cè)試控制器協(xié)調(diào)測(cè)試電路的動(dòng)作，并提供一個(gè)簡(jiǎn)單的外部接口。

模式生成器和特征分析器通常使用線性反饋移位寄存器（LFSR）實(shí)現(xiàn)。帶有n個(gè)觸發(fā)器的LFSR如圖2所示。這種類型的模式生成器可以產(chǎn)生寬度為 n 的偽隨機(jī)模式，具有 2n重復(fù)前有 -1 個(gè)唯一組合（除所有零之外的所有可能組合）。當(dāng)初始條件已知時(shí)，該模式是完全確定的。

圖2 – BIST功能所需的基本組件

特征分析也利用LFSR。 利用第二個(gè)類似構(gòu)造的LFSR可以將CUT對(duì)整個(gè)模式的響應(yīng)壓縮為單個(gè)值。該值在測(cè)試完成后存儲(chǔ)在寄存器中。然后可以將簽名與預(yù)期的簽名進(jìn)行比較，以驗(yàn)證設(shè)備的正確操作。壓縮響應(yīng)的過(guò)程引入了使錯(cuò)誤的CUT產(chǎn)生正確特征的可能性，但是隨著模式長(zhǎng)度的增加，未檢測(cè)到故障的可能性變得非常小。

在系統(tǒng)級(jí)別使用 BIST

在板級(jí)，BIST功能可以幫助進(jìn)行多種類型的測(cè)試。例如，測(cè)試DAC和數(shù)字?jǐn)?shù)據(jù)源之間的接口可以通過(guò)調(diào)用BIST特征分析電路并使用數(shù)字源提供測(cè)試模式來(lái)完成。在這種情況下，DAC制造商將提供測(cè)試模式和預(yù)期的簽名。該設(shè)備已經(jīng)過(guò)制造商的測(cè)試，因此不正確的簽名可能歸因于數(shù)字接口故障。或者，DAC制造商可以提供一種算法，用于為任意測(cè)試模式生成預(yù)期的簽名。這為源可以提供的模式提供了更大的靈活性。ADI公司提供AD9736高速DAC的BIST模型、測(cè)試模式和預(yù)期特征。

簽名測(cè)試是通過(guò)/失敗類型的測(cè)試。不正確簽名的特定值無(wú)助于診斷故障。但是，設(shè)備被激勵(lì)的方式可以提供有關(guān)故障類型的一些信息。例如，不同的測(cè)試模式可以將故障隔離到特定的輸入引腳。在表征數(shù)字接口時(shí)，這種類型的測(cè)試可用于確定是否存在任何導(dǎo)致降低整個(gè)總線時(shí)序裕量的外圍連接。此信息可用于在后續(xù)修訂中改進(jìn)電路板布局。

在某些情況下，可以使用BIST碼型發(fā)生器代替外部數(shù)字碼型發(fā)生器，從而簡(jiǎn)化器件和下游信號(hào)鏈其余部分的評(píng)估。AD9789內(nèi)置片內(nèi)QAM映射器、插值濾波器、數(shù)字上變頻器，后接14位DAC?？梢詫?BIST 模式生成器配置為將數(shù)據(jù)發(fā)送到 QAM 映射器。設(shè)備將此數(shù)據(jù)作為調(diào)制信號(hào)傳輸。模擬性能可以在DAC的輸出端和發(fā)射路徑信號(hào)鏈的其余部分測(cè)量，而無(wú)需任何額外的數(shù)字激勵(lì)。這可以加快設(shè)計(jì)模擬部分的評(píng)估，因?yàn)樗鼘⒛M評(píng)估與數(shù)字開(kāi)發(fā)分離，并消除了數(shù)字測(cè)試模式生成所需的特殊電路。

預(yù)計(jì)在數(shù)據(jù)轉(zhuǎn)換器和其他“模擬”器件上集成BIST電路將變得越來(lái)越普遍，并且功能更強(qiáng)大，因?yàn)檫@些器件轉(zhuǎn)向更小的工藝幾何形狀。隨著 系統(tǒng) 的 復(fù)雜 化， 包含 測(cè)試 能力 變得 重要。隨著數(shù)字接口速度的提高，驗(yàn)證這些接口是否可靠變得更加重要和困難。尋找在單個(gè)設(shè)備上使用 BIST 功能的方法，以提高系統(tǒng)級(jí)可測(cè)試性和設(shè)備評(píng)估。

審核編輯：郭婷