Efinity在Debug時會出現(xiàn)UUID mismatch錯誤。很多剛開始使用的人經(jīng)常遇到。下面我們做一個總結。歡迎遇到案例時共同分享。
一般有以下幾種原因
(1)程序沒運行起來。這種情況CDONE信號沒有拉高,說明程序沒有加載到FPGA,也可以說程序沒有運行起來。
(2)配置文件與debugger文件——即json文件不對應。需要手動從Perspectives -> Profile Editor中重新import Profile,即找到json文件,目前已經(jīng)添加了upload功能功能解決該問題,在界面的右上角,會提示upload。
(3)通過Open Debugger添加vio或者la,但是實際上沒有在Interface Designer中添加JTAG_USER_TAP。
(4)沒有添加Debug;
(5)JTAG_USER_TAP接口與debug_top例化部分連接出錯,比如名字不對。
(6)TI60會存在A版本與A1版本有區(qū)別不連接不上,2022.8月份之后不存在該問題。
(7)添加了vio和la但是沒有添加debug_top.v到工程中,依然編譯過去,連接時也會提示UUID mismatch.
(8)Debugger Auto Instantiation沒有打開。
(9)有客戶第一次的設計調(diào)試信號線 TCK TDO TMS(10K上拉) TDI(10K上拉)是直連的使用正常。第二次在TCK,TDO,TMS和TDI串聯(lián)了100歐的電阻,并且TCK進行了4.7K下拉,就出現(xiàn)了UUID mismatch。
(10)JTAG USER TAP不對應。比如下圖選擇了USER2,但是連接時選擇的是USER1.
(11)T20以下器件在通過JTAG配置時必須要連接CRESET,T8F81還需要連接SSN信號。如果沒有連接的話,可能存在看似JTAG配置成功,但是實際上配置的程序并沒有運行,依然只運行了上電第一次配置的程序。此時UUID肯定也不匹配,因為新程序沒有運行。
(12)沒正確指定top文件。如果沒有指定top文件,軟件會自動選擇top文件,很多時候就是用戶自己定義的top文件。
(13) JTAG下載器連接有問題。
說明:upate1 添加了(12)(13)兩項。
審核編輯:劉清
-
FPGA
+關注
關注
1629文章
21729瀏覽量
602986 -
串聯(lián)電阻
+關注
關注
1文章
191瀏覽量
14784 -
JTAG
+關注
關注
6文章
399瀏覽量
71673 -
UUID
+關注
關注
0文章
22瀏覽量
8123
原文標題:Debug Core UUID mismatch案例總結 - update1
文章出處:【微信號:gh_ea2445df5d2a,微信公眾號:FPGA及視頻處理】歡迎添加關注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關推薦
評論