RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Maxim可編程延遲線比較

星星科技指導(dǎo)員 ? 來源:ADI ? 作者:ADI ? 2023-02-24 16:05 ? 次閱讀

Maxim生產(chǎn)多條延遲塊。本應(yīng)用筆記比較了每個可編程延遲塊和非可編程延遲塊,以幫助客戶選擇適合其應(yīng)用的器件。由于這些器件的許多特性不容易分類到在線參數(shù)數(shù)據(jù)庫中的字段中,因此本應(yīng)用筆記旨在展示延遲塊系列成員的并排比較,并消除在嘗試選擇器件時篩選大量數(shù)據(jù)手冊的麻煩。

可編程延遲線比較

Maxim的可編程延遲塊采用5.0V電源供電,提供SO或DIP封裝 包??删幊萄舆t塊使客戶能夠在器件使用后對延遲進(jìn)行編程 安裝在應(yīng)用程序中。下面對每個器件進(jìn)行描述,并在表1中比較了主要特性。一個 可編程延遲塊的功能圖如圖1所示。

poYBAGP4b7CACRnKAAAQO1oCCKk936.gif


圖1.可編程延遲塊功能圖。

DS1020

DS1020為8位延遲線。DS1020提供5種版本(虛線號),具有不同的步長(0.15ns、0.25ns、0.5ns、1ns和2ns)。延遲范圍為 10ns 至 520ns,可使用 3 線串行接口或 8 位并行接口進(jìn)行編程。

DS1021

DS1021與DS1020相同,只是只有兩種步長(0.25ns和0.5ns),最小值抄送上電時間。延遲范圍為 10ns 至 137.5ns,可使用 3 線串行接口或 8 位并行接口進(jìn)行編程。

DS1023

DS1023與DS1020/1021類似,但增加了一些功能。該器件能夠?qū)?a target="_blank">信號延遲長達(dá)一整周期或更長時間,并且信號也可以反轉(zhuǎn)。DS1023還可以輸出脈寬調(diào)制信號。片內(nèi)基準(zhǔn)延遲產(chǎn)生0ns的階躍零延遲。延遲范圍為 0ns 至 1275ns,具有 5 種不同的步長(0.25ns、0.5ns、1ns、2ns 和 5ns),可使用 3 線串行接口或 8 位并行接口進(jìn)行編程。

DS1040

DS1040為可調(diào)的單脈沖發(fā)生器。脈沖寬度范圍為 5ns 至 500ns 和步進(jìn) 可以使用并行接口在 2.5ns 至 100ns 范圍內(nèi)編程,具體取決于版本。

DS1045

DS1045為4位雙通道延遲線。該器件具有兩個獨(dú)立可編程輸出。延遲范圍為 9ns 至 84ns,步長為 3ns、4ns 或 5ns(取決于版本),可使用并行接口進(jìn)行編程。

表 1.可編程延遲塊比較

DS1020 DS1021 DS1023 DS1040 DS1045
Vcc 5V 5V 5V 5V 5V
Package 16 引腳 DIP,16 引腳 SO 16 針 SO 16 引腳 DIP,16 引腳 SO 8 引腳 DIP,8 引腳 SO 16 引腳 DIP,16 引腳 SO
可用步長 (ns) 0.15, 0.25, 0.5, 1, 2 0.25, 0.5 0.25, 0.5, 1, 2, 5 2.5, 15, 20, 30, 40, 50, 100 3, 4, 5
程序步驟數(shù) 256 256 256 5 16
脈沖寬度的最小/最大延遲 (ns) 10/520 10/138 0/1275 5/500 9/84
使? 是的 是的 是的 是的
參考/PWM輸出? 是(參考/PWM 引腳)
有源電源電流 30毫安 30毫安 60毫安 75毫安 35毫安
輸出數(shù)量 1 1 1 2(輸出、輸出引腳) 2
編程接口 3 線或 8 位并行 3 線或 8 位并行 3 線或 8 位并行 3 位并行 4 位并行

注意

:此處提供了設(shè)備規(guī)格以供設(shè)備比較。如果本應(yīng)用筆記與數(shù)據(jù)手冊不一致,則以數(shù)據(jù)手冊為準(zhǔn)。

非可編程延遲線比較

2表3列出了每個非可編程延遲塊的一些器件規(guī)格。有并行和抽頭的不可編程延遲線。

并行延遲線

下面列出的器件是并行延遲塊。平行延遲塊具有多個獨(dú)立的延遲單元。并行延遲塊的功能圖見圖2

pYYBAGP4b7CAe94_AAAdsRsoZdU799.gif


圖2.非可編程三合一并行延遲塊功能圖。

DS1013/DS1135/DS1135L

DS1013、DS1135和DS1135L為三合一硅延遲線。DS3為1.1135V高速版本,推薦替代DS5和DS0。DS1013L是DS1035的1135.3V版本,推薦替代DS3。所有這些器件都具有前沿和后沿精度。DS1135/DS1033L的標(biāo)稱延遲容限優(yōu)于DS1135。DS1135的標(biāo)稱延遲容差為±1013.1013ns,DS2/DS0L的標(biāo)稱延遲容差為±1135.1135ns。DS1有0個版本(虛線號),延遲從1013ns到17ns不等。DS10有200個版本,延遲從1135ns到8ns。DS6L有30個版本,延遲從1135ns到6ns。

DS1033/DS1035

DS1033為3.3V器件,DS1035為5.0V器件。兩款器件均具有 3 個獨(dú)立的延遲,具有前沿和后沿精度。標(biāo)稱延遲容差為 ±1.5ns。DS1033有7個版本,延遲范圍為8ns至30ns。DS1035有8個版本,延遲范圍為6ns至30ns。DS1135是DS1035的推薦替代品,DS1135L是DS1033的推薦替代品。

DS1044

DS1044具有與DS1035相同的容差,但它具有4個延遲,而不是3個延遲。此外,可用的延遲略有不同。DS1044有10個版本,延遲范圍為5ns至25ns。標(biāo)稱延遲容差為 ±1.5ns。

DS1007

DS1007具有7個延遲。前 4 個延遲(1 至 4)可以設(shè)置在 3ns 到 10ns 之間,并且僅具有前沿精度。最后 3 個延遲(5 至 7)可以設(shè)置在 9ns 和 40ns 之間,并具有前沿和后沿精度。標(biāo)稱延遲容差為 ±2.0ns。

表 2.非可編程并行延遲線比較

DS1013 DS1033 DS1035 DS1135 DS1135L DS1044 DS1007
Vcc 5V 3.3V 5V 5V 3.3V 5V 5V
Package 14 引腳 DIP,16 引腳 SO,8 引腳 DIP 8 引腳 DIP,8 引腳 SO 8 引腳 DIP,8 引腳 SO 8 引腳 DIP、8 引腳 SO、8 引腳 μSOP 8 引腳 SO,8 引腳 μSOP 14 引腳 DIP,14 引腳 SO 16 引腳 DIP,16 引腳 SO
獨(dú)立延遲數(shù) 3 3 3 3 3 4 7
可用延遲總數(shù) (ns) 10 到 200 8 到 30 6 到 30 6 到 30 10 到 30 5 到 25 3 至 10、9 至 40
標(biāo)稱公差 ±2.0納秒 ±1.5納秒 ±1.5納秒 ±1.0納秒 ±1.0納秒 ±1.5納秒 ±2.0納秒

注意

:此處提供了設(shè)備規(guī)格以供設(shè)備比較。如果本應(yīng)用筆記與數(shù)據(jù)手冊不一致,則以數(shù)據(jù)手冊為準(zhǔn)。

抽頭延遲線

下面列出的器件是具有前沿和后沿精度的分接延遲塊。抽頭延遲線具有多個串聯(lián)的延遲單元。當(dāng)應(yīng)用需要具有一個輸入和多個延遲輸出的延遲線(例如多相時鐘)時,分接延遲非常有用。有關(guān)抽頭延遲塊功能圖,請參見圖3。

pYYBAGP4b7GAWKhWAAAe7soXu9Q520.gif


圖3.非可編程5抽頭延遲線功能圖。

DS1000

DS1000已經(jīng)過時,但已被引腳對引腳兼容的DS1100取代。請參見下面的DS1100/DS1110L部分。

DS1004

DS1004為5抽頭延遲線。延遲范圍為 5ns 至 25ns。步長從 2ns 到 5ns 不等,具體取決于器件的版本。輸入到抽頭的標(biāo)稱延遲容差為 ±1.5ns。DS1004還具有±0.75ns的抽頭到抽頭標(biāo)稱容差。

DS1005

DS1005也是5抽頭延遲線,但延遲和步長都比DS1004大。延遲范圍為 12ns 至 250ns。步長從 12ns 到 50ns 不等,具體取決于器件的版本。輸入到抽頭的標(biāo)稱延遲容差為 ±2ns。

DS1100/DS1100L

DS1100和DS1100L為5抽頭延遲線。DS1100和DS1100L是改進(jìn)型,分別是DS1000的5V和3.3V版本的直接替代品。延遲范圍為 4ns 至 500ns。步長從 4ns 到 100ns 不等,具體取決于器件的版本。輸入到抽頭的標(biāo)稱延遲容差為 ±2ns。

DS1010

DS1010為10抽頭延遲線。延遲范圍為 5ns 至 500ns。步長從 5ns 到 50ns 不等,具體取決于器件的版本。輸入到抽頭的標(biāo)稱延遲容差為 ±2ns。

DS1110/DS1110L

DS1110和DS1110L為10抽頭延遲線。DS1110和DS1110L分別是DS1010的改進(jìn)型和5V和3.3V版本的直接替代品。DS5的延遲范圍為500ns至1110ns,步長為5ns至50ns,具體取決于器件的版本。DS10L的延遲范圍為500ns至1110ns,步長為10ns至50ns,具體取決于器件的版本。DS2/DS1110L的輸入抽頭標(biāo)稱延遲容差為±1110ns。

表 3.非可編程抽頭延遲線比較

DS1004 DS1005 DS1100 DS1100L DS1010 DS1110 DS1110L
Vcc 5V 5V 5V 3.3V 5V 5V 3.3V
Package 8 引腳 DIP,8 引腳 SO 14 引腳 DIP,16 引腳 SO,8 引腳 DIP 8 引腳 DIP、8 引腳 SO、8 引腳 μSOP 8 引腳 DIP、8 引腳 SO、8 引腳 μSOP 14 引腳 DIP,16 引腳 SO 14 引腳 DIP,16 引腳 SO,14 引腳 TSSOP 14 針 TSSOP
抽頭數(shù)量 5 5 5 5 10 10 10
Delat to First Tap (ns) 5 12 到 50 4 到 60 4 到 60 5 到 100 5 到 50 5 到 50
點(diǎn)按遞增(步長)(納秒) 2、3、4 或 5 12 到 50 4 到 100 4 到 100 5 到 100 5 到 50 5 到 50
可用延遲總數(shù) (ns) 5 到 25 12 到 250 4 到 500 4 到 500 5 到 500 5 到 500 5 到 500
標(biāo)稱公差 ±1.5納秒 ±2納秒 ±5納秒 ±5納秒 ±5納秒 ±5納秒 ±5納秒

注意:此處提供了設(shè)備規(guī)格以供設(shè)備比較。如果本應(yīng)用筆記與數(shù)據(jù)手冊不一致,則以數(shù)據(jù)手冊為準(zhǔn)。

結(jié)論

本應(yīng)用筆記比較了Maxim的延遲塊,以幫助客戶選擇適合其應(yīng)用的器件。這種比較將防止客戶篩選多個數(shù)據(jù)表和在線參數(shù)數(shù)據(jù)庫。

審核編輯:郭婷

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 電源
    +關(guān)注

    關(guān)注

    184

    文章

    17704

    瀏覽量

    249955
  • Maxim
    +關(guān)注

    關(guān)注

    8

    文章

    859

    瀏覽量

    87173
  • DIP
    DIP
    +關(guān)注

    關(guān)注

    0

    文章

    241

    瀏覽量

    30137
收藏 人收藏

    評論

    相關(guān)推薦

    有誰使用過延遲線······

    ·····我對延遲線不太了解·那位大蝦能夠介紹一下·和使用方法·我要對一個信號進(jìn)行幾微秒的延遲·····用哪款型號的比較好·最好能夠有使用方法·先謝謝了·
    發(fā)表于 09-05 09:16

    SY89297U,GB以太網(wǎng)交換機(jī)延遲線評估板

    SY89297U,GB以太網(wǎng)交換機(jī)延遲線評估板。 SY89297U,2.5 / 3.3V 3.2Gbps雙通道CML可編程延遲線評估板
    發(fā)表于 01-30 15:24

    通過數(shù)字控制和模擬控制延遲輸入信號的SY89296L可編程延遲線評估板

    SY89295L評估板,用于SY89295L,2.5V / 3.3V,2.5 GHz可編程延遲線的評估板,可使用數(shù)字控制信號延遲輸入信號。 SY89295L是一個可編程
    發(fā)表于 03-05 08:20

    SY89296L 2.5V/3.3V 2.5GHz可編程延遲線評估板

    SY89296L評估板,用于SY89296L,2.5V / 3.3V,2.5 GHz可編程延遲線的評估板,可使用數(shù)字控制信號延遲輸入信號。 SY89296L是一個可編程
    發(fā)表于 03-05 09:14

    如何計算延遲線的最大工作頻率

    算出最大頻率(f IN_MAX)。表2列出了Maxim提供的各種非可編程器件的最大允許頻率示例。對于其他供應(yīng)商提供的延遲線,可以執(zhí)行類似的計算。表2.非可編程
    發(fā)表于 06-03 13:48

    基于CARRY4延遲線的設(shè)計怎么實(shí)現(xiàn)?

    你好朋友,我想與您分享我當(dāng)前的問題并得到您的建議。我正在研究基于CARRY4延遲線的設(shè)計,以便對其輸出進(jìn)行采樣,并且在每個時鐘上升沿,我想將采樣輸出與CARRY4延遲線鏈的舊鎖存輸出進(jìn)行比較。我配置
    發(fā)表于 06-19 12:44

    Data Delay Device, Inc模擬和數(shù)字延遲線以及延遲線應(yīng)用模塊和濾波器的設(shè)計者

    (數(shù)字可編程脈沖發(fā)生器、動態(tài)記憶定時器、門控振蕩器和脈沖控制器)。Data Delay Device, Inc數(shù)字延遲線與最常用的半導(dǎo)體系列(如 TTL、FAST、ECL、100K ECL、CMOS
    發(fā)表于 06-04 17:02

    基于CPLD的高速可程控數(shù)字延遲線系統(tǒng)的設(shè)計與實(shí)現(xiàn)

    針對蘭州重離子加速器冷卻儲存環(huán)(HIRFL-CSR)踢軌磁鐵(Kicker)電源的需要,設(shè)計了一種基于可編程邏輯器件(CPLD)的高速可程控數(shù)字延遲線系統(tǒng)。文中分析介紹了數(shù)字延遲線系統(tǒng)
    發(fā)表于 09-21 10:17 ?14次下載

    延遲線電路,延遲線電路是什么意思

    延遲線電路,延遲線電路是什么意思 延遲線電路的定義
    發(fā)表于 03-09 11:30 ?1345次閱讀

    延遲線,延遲線是什么意思

    延遲線,延遲線是什么意思  延遲線  delay line  用于將電信號延遲一段時間的元件或器件稱為延遲線。
    發(fā)表于 03-09 11:33 ?9160次閱讀

    延遲線的分類有哪些?

    延遲線的分類有哪些? 延遲線可分為兩大類:即電磁延遲線和超聲波延遲線,尤以後者可獲較大時延。
    發(fā)表于 03-09 11:39 ?1707次閱讀

    基于CPLD的數(shù)字可編程延遲單元的設(shè)計

    本內(nèi)容提供了基于CPLD的數(shù)字可編程延遲單元的設(shè)計,希望對大家有所幫助
    發(fā)表于 09-20 14:40 ?30次下載
    基于CPLD的數(shù)字<b class='flag-5'>可編程</b><b class='flag-5'>延遲</b>單元的設(shè)計

    亮度與色度延遲線的選用、檢測與代換

    亮度延遲線的選用、檢測與代換,色度延遲線的選用、檢測與代換, 自制延遲線的結(jié)構(gòu)
    發(fā)表于 06-19 11:49 ?1698次閱讀
    亮度與色度<b class='flag-5'>延遲線</b>的選用、檢測與代換

    FPGA/可編程邏輯器件(4)

    FPGA具有可編程延遲數(shù)字單元,在通信系統(tǒng)和各類電子設(shè)備中有著比較廣泛的應(yīng)用,比如同步通信系統(tǒng),時間數(shù)值化系統(tǒng)等,主要的設(shè)計方法包括數(shù)控延遲線法,存儲器法,計數(shù)器法等,其中存儲器法主
    的頭像 發(fā)表于 12-27 07:08 ?2376次閱讀
    FPGA/<b class='flag-5'>可編程</b>邏輯器件(4)

    DS1045雙通道4位可編程延遲線的器件特性

    DS1045為4位雙通道可編程延遲線,支持兩個可編程輸出,從 單輸入。該CMOS器件能夠以二進(jìn)制步進(jìn)產(chǎn)生輸出,最大延遲 高達(dá) 84 ns。選擇四個標(biāo)準(zhǔn)器件之一將允許2、3、4或5 ns
    的頭像 發(fā)表于 02-21 09:46 ?1889次閱讀
    DS1045雙通道4位<b class='flag-5'>可編程</b><b class='flag-5'>延遲線</b>的器件特性
    RM新时代网站-首页