自TTL和5V CMOS成為邏輯電路的主要標準以來，電子設計發(fā)生了很大變化?，F(xiàn)代電子系統(tǒng)的日益復雜導致邏輯電壓降低，這反過來又可能導致系統(tǒng)內邏輯系列的輸入和輸出電平不兼容。例如，工作在1.8V的數(shù)字部分必須與工作在3.3V的模擬子部分通信，這并不罕見。本文探討了邏輯操作的基礎知識，并主要針對串行數(shù)據(jù)系統(tǒng)考慮了在不同邏輯電壓域之間進行轉換的可用方法。

對邏輯電平轉換的需求

具有不兼容電壓軌的數(shù)字IC的增長，電壓較低DD導軌，或用于 V 的雙軌核心和 VI/O使得邏輯電平的轉換變得必要。使用具有較低電源電壓的混合信號IC與數(shù)字IC的電源電壓不同步，這也產生了對邏輯電平轉換的需求。

轉換方法根據(jù)遇到的電壓范圍、要轉換的線路數(shù)量（例如，4 線串行外設接口 （SPI） 與 32 位數(shù)據(jù)總線）以及數(shù)字信號的速度而有所不同。許多邏輯IC可以從高電平轉換到低電平（例如5V到3.3V邏輯），但很少有邏輯IC可以從低電平轉換到高電平（3.3V到5V）。電平轉換可以通過單個分立晶體管甚至電阻-二極管組合來實現(xiàn)，但這些方法固有的寄生電容會降低數(shù)據(jù)傳輸速率。

盡管可以使用字節(jié)范圍和字范圍電平轉換器，但它們并不是本文中討論的< 20Mbps串行總線的最佳選擇（SPI，I2C、USB 等）。因此，需要具有高引腳數(shù)和I/O方向引腳的大型封裝的轉換器不適用于小型串行和外設接口。

串行外設接口由單向控制線數(shù)據(jù)輸入、數(shù)據(jù)輸出、時鐘和片選組成。數(shù)據(jù)輸入和數(shù)據(jù)輸出也稱為主輸入、從輸出 （MISO） 和主輸出從輸入 （MOSI）。SPI的時鐘速度可以超過20Mbps，由CMOS推挽邏輯驅動。由于SPI是單向的，因此在同一信號線上的雙向平移是 必要。這使得電平轉換更簡單，因為您可以采用涉及電阻和二極管（圖1）或分立/數(shù)字晶體管（圖2）的簡單技術。

圖1.電阻-二極管拓撲是在同一信號線上雙向轉換的一種替代技術。

圖2.使用分立/數(shù)字晶體管是雙向轉換的另一種選擇。

I2C、SMBus和1-Wire接口均為雙向、漏極開路I/O拓撲。I2C 有三個速度范圍：≤ 100kbps 的標準模式、≤ 400kbps 的快速模式和 ≤ 3.4Mbps 的高速模式。雙向總線的電平轉換更加困難，因為必須在同一條數(shù)據(jù)線上進行雙向轉換?；陔娮瓒O管和單級晶體管轉換器的簡單拓撲，具有集電極或漏極開路，由于它們本質上是單向的，因此無法正常工作。

單向高電平到低電平轉換—輸入過壓容差

為了從較高邏輯電平轉換為較低邏輯電平，IC制造商生產了一系列據(jù)說可以承受輸入過壓的器件。如果邏輯器件能夠承受（而不會損壞）高于其電源電壓的輸入電壓，則將其定義為輸入過壓保護。這種輸入保護器件簡化了從高V轉換到低V的任務抄送邏輯，同時增加信噪比容差。

例如，過壓容限輸入允許邏輯器件在由1.8V電源供電時應對1.8V或更高的邏輯電平。LVC邏輯系列中的器件大多具有輸入過壓保護功能，適用于需要從高到低轉換的應用。從低到高的翻譯的相反情況并不容易。產生更高的電壓邏輯電平閾值（VIH） 從較低的電壓邏輯。

在設計連接器、高扇出或雜散負載電容產生高電容負載的電路時，應記住，對于所有邏輯系列，降低電源電壓也會降低驅動能力。3.3V CMOS或TTL（LV，LVT，ALVT，LVC和ALVC）和5V標準TTL（H，L，S，HS，LS和ALS）之間會出現(xiàn)例外。在這些邏輯系列中，3.3V和5V邏輯激活點（VOL、VIL、VIH 和 VOH）相互匹配。

SPI總線等應用需要高-低和低-高轉換的混合。例如，考慮1.8V的處理器和3.3V的外設。雖然可以混合使用上述技術，但MAX1840、MAX1841或MAX3390等單芯片可以自行實現(xiàn)必要的轉換（圖3）。

圖3.此圖顯示了具有 SPI/QSPI 的 IC 電平轉換器示例?/MICROWIRE接口，可實現(xiàn)高低低低轉換的必要混合。?

其他系統(tǒng)，例如 I2C和1-Wire總線需要雙向邏輯轉換?；诰哂屑姌O或漏極開路的單個晶體管的簡單拓撲不能在雙向總線中工作，因為它們本質上是單向的。

雙向收發(fā)器方法

對于已經存在WR和RD信號的較大字節(jié)和字寬總線，跨電壓電平傳輸數(shù)據(jù)的一種方法是總線開關，例如74CBTB3384。此類器件通常針對 3.3V 至 5V 的工作電壓進行了優(yōu)化。對于較小的1線和2線總線，這種方法會產生兩個問題。首先，它需要一個單獨的使能引腳來控制數(shù)據(jù)流的方向，這占用了寶貴的端口引腳。其次，它需要占用寶貴電路板空間的大型IC。

所有技術都有其優(yōu)點和缺點。盡管如此，設計人員需要一款適用于所有轉換電平的通用器件，支持從低到高和高到低的混合邏輯轉換，并包括單向和/或雙向轉換。新一代雙向電平轉換器（MAX3370–MAX3370系列IC中的MAX3393）滿足了這些需求，同時克服了替代方法帶來的一些問題。

MAX3370采用傳輸柵極電平轉換方法（圖4），無論工作在低壓還是高壓邏輯域，都依靠外部輸出驅動器來吸收電流。該功能使該器件能夠與漏極開路或推挽輸出級配合使用。此外，傳輸柵極的導通電阻相對較低（小于135Ω），對工作速度的限制遠小于圖1的串聯(lián)電阻。

圖4.MAX3370采用傳輸門電平轉換方法。

圖 4 中的設計還具有另外兩個優(yōu)點。首先，對于漏極開路拓撲，MAX3370包括10kΩ上拉電阻，由“加速”開關并聯(lián)。這最大限度地減少了對外部上拉電阻的需求，同時降低了與傳統(tǒng)漏極開路拓撲相關的RC時間常數(shù)斜坡。其次，MAX3370的微型SC70封裝也節(jié)約了寶貴的成本。 電路板空間。

解決速度問題

RC時間常數(shù)限制了大多數(shù)其他開漏方法的有效數(shù)據(jù)速率（圖5和圖6）。MAX3370 IC系列包括一種加速方案，可主動拉高上升沿，從而最大限度地降低容性負載的影響，如圖7、8和圖9所示。當輸入超過預定義閾值時，器件主動上拉上升沿，從而最大限度地減少外部寄生元件引起的任何偏斜。該功能允許推挽式驅動器產生的信號的數(shù)據(jù)速率高達20Mbps。來自漏極開路驅動器的信號速度往往較慢。然而，對于其他漏極開路拓撲，可以通過添加外部上拉電阻來提高其速度。

圖5.20kHz時單FET開漏輸出的示波器圖顯示，由于RC時間常數(shù)，有效數(shù)據(jù)速率有限。

圖6.雙晶體管收發(fā)器在1kHz （a）和8kHz （b）下將5.400V轉換為100V的示波器示波器顯示了有限的有效數(shù)據(jù)速率。

圖7.MAX3370輸出在1kHz時轉換為8.5V至400V的示波器圖顯示容性負載效應最小。

圖8.MAX3370輸出在400kHz和4.7kΩ上拉電阻時的示波器圖顯示了容性負載的最小影響。

圖9.該圖給出了MAX3370高速測試電路輸出的軌到軌驅動示例。

解決通用電壓問題

理想情況下，應用需要能夠以任何速度在任意兩個邏輯電平之間轉換的單個組件。MAX337x系列IC設計用于低至1.2V和高達5.5V的邏輯電平。因此，這個單一組件可以提供大多數(shù)情況下所需的電平轉換，而無需為每個電平轉換器要求選擇邏輯器件。

以前，同一電路中從低到高和高到低的轉換需求只能通過單獨的芯片來滿足。現(xiàn)在，MAX337x系列單芯片的雙向和拓撲獨立特性（推挽或漏極開路）解決了這兩個問題。MAX3370為單線、通用邏輯電平轉換器。要轉換大量 I/O 行，請參閱表 1 中列出的設備。

隨著每個系統(tǒng)的I/O電壓數(shù)量的增加，對電平轉換技術的需求變得更加迫切。負載電容，大小為V抄送差異和速度使問題更加復雜。對于從高到低的轉換，如果轉換電壓差很小，并且有現(xiàn)成的器件（例如容許輸入過壓的邏輯IC）可用，則問題就不那么嚴重了。

然而，尋找能夠處理V差異較大的IC的IC和分立元件電路抄送從低邏輯電平轉換到高邏輯電平變得困難。雙向和漏極開路拓撲不適合高速數(shù)據(jù)速率。Maxim的電平轉換器簡化了各種雙向/單向、推挽式和漏極開路拓撲的電平轉換問題。IC采用超小型封裝，無需外部元件即可實現(xiàn)標準操作。

審核編輯：郭婷