RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

數(shù)字電源ADC采樣時(shí)間的原理分析

CHANBAEK ? 來(lái)源:博客園-斑鳩,一生。 ? 作者:博客園-斑鳩,一生 ? 2023-03-08 15:01 ? 次閱讀

本文分析數(shù)字電源ADC采樣時(shí)間的原理、誤差來(lái)源、改善方法。

1、ADC采樣原理

根據(jù)ADC采樣,外部電路的不同。模擬信號(hào)的速度和效率的不同。

一些電路需要更長(zhǎng)的時(shí)間傳送到ADC的采樣電容。

2、ADC采樣保持窗口時(shí)間長(zhǎng)短對(duì)ADC采樣效果的影響

數(shù)字控制器采樣時(shí)間過(guò)長(zhǎng),導(dǎo)致控制環(huán)路延時(shí)很長(zhǎng),影響閉環(huán)控制效果和響應(yīng)。

采樣時(shí)間過(guò)短,導(dǎo)致采樣電容的充電時(shí)間不夠,采到的電壓低于實(shí)際電壓值。

3、數(shù)字控制器的ADC模塊的等效電路

對(duì)于DSP28035來(lái)說(shuō),ADCIN引腳可以用RC電路模擬表示。

采樣電容Ch為1.6pF;

引腳寄生電容Cp為5pF;

開(kāi)關(guān)電阻Ron為3.4k歐;

那么,Ron與Ch組成的電路的時(shí)間常數(shù)為5.44ns

pYYBAGQEPk-AKicyAAALZLpNYkg485.png

poYBAGQEPk-AdTBGAAJSPz09ajo991.png

Rs為上級(jí)電路信號(hào)源的輸出電阻。如果Rs為50歐的話,那么,時(shí)間常數(shù)為0.25ns。

pYYBAGQEPlCAD8itAAAJj3rKd3I254.png

因此,電壓采樣電路,常常通過(guò)使用電壓跟隨器電路來(lái)降低輸出電阻。

對(duì)于stm32系列單片機(jī),它的采樣電路等效模型為:

poYBAGQEPlCAXC20AAEGO0XyVrc506.png

根據(jù)數(shù)據(jù)手冊(cè),CADC典型值為5pF。CADC比DSP的Ch還大些。該模型與dsp的ADC模型等效電路相似。

對(duì)于dsPIC33系列單片機(jī),它的采樣電路等效模型為:

pYYBAGQEPlGASLSRAAAPQROjvmw329.png

數(shù)據(jù)手冊(cè)有寫(xiě),這個(gè)電容最大50pF。

因此,外部電阻Rs的大小,直接關(guān)系到數(shù)字控制器的采樣窗口時(shí)間。后文,有詳細(xì)的推導(dǎo)。

4、RC時(shí)間常數(shù)與Uc電壓的關(guān)系

時(shí)間常數(shù)表示過(guò)渡反應(yīng)的時(shí)間過(guò)程的常數(shù)。指該物理量從最大值衰減到最大值的1/e所需要的時(shí)間。

當(dāng)t = RC時(shí), Uc(t) = 0.63Uc_max;

當(dāng)t = 2RC時(shí),Uc(t) = 0.86Uc_max;

當(dāng)t = 3RC時(shí),Uc(t) = 0.95Uc_max;

當(dāng)t = 4RC時(shí),Uc(t) = 0.98Uc_max;

當(dāng)t = 5RC時(shí),Uc(t) = 0.99Uc_max;

可見(jiàn),經(jīng)過(guò)3~5個(gè)RC后,充電過(guò)程基本結(jié)束。

5、數(shù)字控制器如何設(shè)定ADC采樣窗口時(shí)間。

如果上級(jí)電路的Rs電阻足夠小的時(shí)候,那么窗口采樣時(shí)間留3~5個(gè)Ron與Ch組成的時(shí)間常數(shù)。

如果上級(jí)電路的Rs電阻很大,那么ADCIN引腳的Cp上升時(shí)間很長(zhǎng),那么窗口時(shí)間還得加上3~5個(gè)由Rs與Cp組成的時(shí)間常數(shù)。(一般來(lái)說(shuō):正常運(yùn)行的電路,Cp上的電壓應(yīng)該不會(huì)突變,那么Cp上的初始值就不是零,在這里的窗口時(shí)間就不用留3~5個(gè)時(shí)間常數(shù),僅僅考慮Ron與Ch組成的窗口時(shí)間就可以了)

對(duì)于dsPIC的ADC輸入等效模型,窗口時(shí)間留3~5個(gè)Rs與C組成的時(shí)間常數(shù)就可以啦。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 單片機(jī)
    +關(guān)注

    關(guān)注

    6035

    文章

    44554

    瀏覽量

    634628
  • adc
    adc
    +關(guān)注

    關(guān)注

    98

    文章

    6495

    瀏覽量

    544460
  • 數(shù)字電源
    +關(guān)注

    關(guān)注

    28

    文章

    513

    瀏覽量

    109299
  • 采樣
    +關(guān)注

    關(guān)注

    1

    文章

    121

    瀏覽量

    25554
  • 數(shù)字控制器
    +關(guān)注

    關(guān)注

    0

    文章

    89

    瀏覽量

    19507
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    CTSD精密ADC—利用異步采樣速率轉(zhuǎn)換(ASRC)簡(jiǎn)化數(shù)字數(shù)據(jù)接口

    本系列文章已突出介紹了連續(xù)時(shí)間Σ-Δ(CTSD)模數(shù)轉(zhuǎn)換器(ADC)調(diào)制器環(huán)路的架構(gòu)特性,這種架構(gòu)能夠簡(jiǎn)化ADC模擬輸入端的信號(hào)鏈設(shè)計(jì)?,F(xiàn)在討論將ADC數(shù)據(jù)與外部
    的頭像 發(fā)表于 05-13 14:02 ?7532次閱讀
    CTSD精密<b class='flag-5'>ADC</b>—利用異步<b class='flag-5'>采樣</b>速率轉(zhuǎn)換(ASRC)簡(jiǎn)化<b class='flag-5'>數(shù)字</b>數(shù)據(jù)接口

    ADC需要采樣保持器的原因及采樣ADC的工作原理

    A-to-D的轉(zhuǎn)換期間內(nèi),輸入信號(hào)變化超過(guò)了1 LSB ,則輸出數(shù)字碼會(huì)出現(xiàn)較大的誤差,多數(shù)ADC或多或少都會(huì)遇到這樣的問(wèn)題。下面通過(guò)一個(gè)簡(jiǎn)單計(jì)算來(lái)說(shuō)明非采樣ADC的輸入頻率限制。 ?
    的頭像 發(fā)表于 04-28 11:02 ?2.6w次閱讀
    <b class='flag-5'>ADC</b>需要<b class='flag-5'>采樣</b>保持器的原因及<b class='flag-5'>采樣</b><b class='flag-5'>ADC</b>的工作原理

    ADC采樣過(guò)程中遇到的問(wèn)題分析

    ADC是從模擬到數(shù)字世界的橋梁,當(dāng)前ADC模塊基本是MCU的標(biāo)配,而且在轉(zhuǎn)換速度和精度都有很好的表現(xiàn),如NXP Kinetis KE15內(nèi)部有2個(gè)16bit SAR型ADC模塊(以精度
    發(fā)表于 07-22 11:44 ?8970次閱讀

    如何使用連續(xù)時(shí)間Σ-ΔADC,簡(jiǎn)化信號(hào)鏈來(lái)解決采樣問(wèn)題

    相關(guān)的信號(hào)鏈?zhǔn)д{(diào)誤差和漂移問(wèn)題。進(jìn)而可縮小解決方案尺寸,簡(jiǎn)化設(shè)計(jì),并改善系統(tǒng)的相位匹配和整體延遲。 本文還將連續(xù)時(shí)間轉(zhuǎn)換器與離散時(shí)間轉(zhuǎn)換器進(jìn)行了比較,并著重介紹使用連續(xù)時(shí)間Σ-Δ ADC
    的頭像 發(fā)表于 12-30 17:06 ?4345次閱讀
    如何使用連續(xù)<b class='flag-5'>時(shí)間</b>Σ-Δ<b class='flag-5'>ADC</b>,簡(jiǎn)化信號(hào)鏈來(lái)解決<b class='flag-5'>采樣</b>問(wèn)題

    ADC采樣時(shí)間是怎么計(jì)算的?

    ADC_RegularChannelConfig(ADC1, ADC_Channel_10, 1, ADC_SampleTime_55Cycles5); //設(shè)置指定
    發(fā)表于 08-28 08:00

    ADC采樣時(shí)間、采樣周期、采樣頻率計(jì)算方法

    STM32——ADC采樣時(shí)間、采樣周期、采樣頻率計(jì)算方法ADC轉(zhuǎn)換:?jiǎn)纹瑱C(jī)將采集到的模擬量信號(hào),
    發(fā)表于 12-10 06:16

    2812片內(nèi)ADC采樣時(shí)間計(jì)算

    本內(nèi)容提供了2812片內(nèi)ADC采樣時(shí)間計(jì)算。1)序列采樣模式(SMODE = 0)[attach]12497[/attach]
    發(fā)表于 09-05 11:39 ?3404次閱讀

    STM32_ADC采樣時(shí)間_采樣周期_采樣頻率計(jì)算方法分析

    ADC轉(zhuǎn)換就是輸入模擬的信號(hào)量,單片機(jī)轉(zhuǎn)換成數(shù)字量。讀取數(shù)字量必須等轉(zhuǎn)換完成后,完成一個(gè)通道的讀取叫做采樣周期。采樣周期一般來(lái)說(shuō)=轉(zhuǎn)換
    發(fā)表于 11-14 14:52 ?3.4w次閱讀

    STM32 ADC 采樣值不準(zhǔn)確或偏小

    解決辦法1配置adc的時(shí)候,采樣周期需要設(shè)置大一些。sConfig.SamplingTime = ADC_SAMPLETIME_71CYCLES_5 ;分析
    發(fā)表于 11-25 09:21 ?37次下載
    STM32 <b class='flag-5'>ADC</b> <b class='flag-5'>采樣</b>值不準(zhǔn)確或偏小

    STM32: ADC采樣頻率及相應(yīng)時(shí)間的確定

    STM32: ADC采樣頻率及相應(yīng)時(shí)間的確定
    發(fā)表于 11-26 20:36 ?19次下載
    STM32: <b class='flag-5'>ADC</b><b class='flag-5'>采樣</b>頻率及相應(yīng)<b class='flag-5'>時(shí)間</b>的確定

    STM32 ADC采樣時(shí)間、采樣周期、采樣頻率計(jì)算方法

    ADC轉(zhuǎn)換就是輸入模擬的信號(hào)量,單片機(jī)轉(zhuǎn)換成數(shù)字量。讀取數(shù)字量必須等轉(zhuǎn)換完成后,完成一個(gè)通道的讀取叫做采樣周期。采樣周期一般來(lái)說(shuō)=轉(zhuǎn)換
    發(fā)表于 11-26 20:36 ?92次下載
    STM32 <b class='flag-5'>ADC</b><b class='flag-5'>采樣</b><b class='flag-5'>時(shí)間</b>、<b class='flag-5'>采樣</b>周期、<b class='flag-5'>采樣</b>頻率計(jì)算方法

    中頻采樣和IQ采樣的比較分析

    射頻接收系統(tǒng)通常使用數(shù)字信號(hào)處理算法進(jìn)行信號(hào)解調(diào)和分析,因此需要使用ADC對(duì)信號(hào)進(jìn)行采樣。根據(jù)采樣頻率的不同,可以分為射頻直接
    的頭像 發(fā)表于 07-28 09:05 ?3522次閱讀

    CTSD精密ADC:利用異步采樣速率轉(zhuǎn)換(ASRC)簡(jiǎn)化數(shù)字數(shù)據(jù)接口

    本系列文章已突出介紹了連續(xù)時(shí)間Σ-Δ(CTSD)模數(shù)轉(zhuǎn)換器(ADC)調(diào)制器環(huán)路的架構(gòu)特性,這種架構(gòu)能夠簡(jiǎn)化ADC模擬輸入端的信號(hào)鏈設(shè)計(jì)?,F(xiàn)在討論將ADC數(shù)據(jù)與外部
    的頭像 發(fā)表于 06-16 10:19 ?1666次閱讀
    CTSD精密<b class='flag-5'>ADC</b>:利用異步<b class='flag-5'>采樣</b>速率轉(zhuǎn)換(ASRC)簡(jiǎn)化<b class='flag-5'>數(shù)字</b>數(shù)據(jù)接口

    基于FPGA的等效時(shí)間采樣原理的實(shí)現(xiàn)

    ,就需要提高采樣時(shí)鐘的頻率,但是由于系統(tǒng)的ADC 器件時(shí)鐘速率并不能達(dá)到要求的高頻速率或者存儲(chǔ)處理速度等不能滿足要求因此我們可以采用低速ADC 器件通過(guò)等效時(shí)間
    的頭像 發(fā)表于 07-29 09:00 ?873次閱讀
    基于FPGA的等效<b class='flag-5'>時(shí)間</b><b class='flag-5'>采樣</b>原理的實(shí)現(xiàn)

    adc采樣率和帶寬的關(guān)系

    adc采樣率和帶寬的關(guān)系 ADC(Analog-to-Digital Converter),即模擬轉(zhuǎn)數(shù)字轉(zhuǎn)換器,是將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)的
    的頭像 發(fā)表于 09-12 10:51 ?1.5w次閱讀
    RM新时代网站-首页