高速和低速數(shù)據(jù)轉(zhuǎn)換器在現(xiàn)代寬帶移動無線電中發(fā)揮著關(guān)鍵功能。本應(yīng)用筆記概述了如何確定基帶采樣無線電架構(gòu)中的高速數(shù)據(jù)轉(zhuǎn)換器性能要求。此外，還概述了在考慮高速模擬前端（AFE）解決方案時的系統(tǒng)分區(qū)策略和優(yōu)勢。

介紹

移動寬帶無線通信系統(tǒng)采用多種技術(shù)來提高頻譜效率。為了實(shí)現(xiàn)高數(shù)據(jù)速率、產(chǎn)生最佳系統(tǒng)容量并確?？煽康姆?wù)質(zhì)量 （QoS），現(xiàn)代無線通信系統(tǒng)使用可變信道帶寬（帶寬 = 1.25MHz 至 20MHz）和高階調(diào)制（16QAM 至 64QAM）和碼分或正交頻分多址（CDMA、OFDMA）以及可擴(kuò)展的智能天線技術(shù)（例如，多輸入多輸出或 MIMO、空間分集）。

3GPP標(biāo)準(zhǔn)UMTS，TD-SCDMA和長期演進(jìn)（LTE）以及IEEE 802.16e，IEEE 802.11n和IEEE 802.11ac等其他標(biāo)準(zhǔn)是使用這些技術(shù)的一些常見系統(tǒng)。例如，使用 4QAM 調(diào)制、具有 100 個子載波的正交頻分復(fù)用 （OFDM）、64MHz 信道帶寬和 2048×20 MIMO 架構(gòu)，2G LTE 無線電可以實(shí)現(xiàn)大于 2Mbps 的峰值數(shù)據(jù)速率和強(qiáng)大的性能。

采用 OFDM 的高階調(diào)制、寬通道帶寬和 MIMO 架構(gòu)都要求接收模數(shù)轉(zhuǎn)換器 （Rx ADC） 和發(fā)射數(shù)模轉(zhuǎn)換器 （Tx DAC） 具有更高的性能。高速數(shù)據(jù)轉(zhuǎn)換器的要求包括更快的采樣速率、更高的動態(tài)范圍、改進(jìn)的頻譜性能和多通道。此外，由于最終產(chǎn)品的通信設(shè)備是移動和電池供電的，因此數(shù)據(jù)轉(zhuǎn)換器必須低功耗和微型尺寸。在選擇合適的高速數(shù)據(jù)轉(zhuǎn)換器解決方案時，這些因素帶來了迷宮般的設(shè)計(jì)挑戰(zhàn)。以下主題介紹了一種幫助設(shè)計(jì)人員應(yīng)對這些挑戰(zhàn)的方法。

無線電和數(shù)據(jù)轉(zhuǎn)換器功能

小尺寸、低功耗和低成本是智能手機(jī)、數(shù)據(jù)卡、嵌入式無線電、公共安全無線電、戰(zhàn)術(shù)軍用無線電或移動衛(wèi)星無線電等移動無線產(chǎn)品的重要設(shè)計(jì)目標(biāo)。因此，直接變頻零中頻（ZIF）架構(gòu)是一種常見的無線電解決方案。與外差無線電相比，ZIF 架構(gòu)消除了多個中頻組件，如 IF 混頻器、VGA、LO 合成器和鏡像抑制濾波器。這種消除降低了成本并減小了尺寸。此外，在具有可變通道帶寬的應(yīng)用中，如LTE，ZIF架構(gòu)適用于可編程基帶濾波。

圖1顯示了典型移動應(yīng)用中使用的無線電陣容。無線電架構(gòu)、ZIF接收器和準(zhǔn)直接變頻發(fā)送器需要雙通道高速Rx ADC和雙通道高速Tx DAC，用于同相和正交相位（I/Q）基帶信號采樣和構(gòu)建。其他低速轉(zhuǎn)換器用于RF前端增益控制和輔助模擬信號測量，如RF功率放大器溫度和發(fā)射器RF功率電平。轉(zhuǎn)換器的數(shù)字總線以現(xiàn)場可編程門陣列 （FPGA）、數(shù)字信號處理器 （DSP） 或?qū)Ｓ?a href="http://hljzzgx.com/v/tag/123/" target="_blank">集成電路 （ASIC） 的形式與數(shù)字基帶處理器接口。數(shù)字基帶處理器執(zhí)行信號處理功能，如通道編碼、調(diào)制映射和數(shù)字濾波。如圖1所示，單模無線電可能需要多達(dá)<>個數(shù)據(jù)轉(zhuǎn)換器通道。

圖1.典型的ZIF無線電基于高度集成的模擬前端芯片。

進(jìn)入高速模擬前端 （AFE）

如圖1所示，高速轉(zhuǎn)換器通道和無線電收發(fā)器之間的比率為4：1。每增加一個無線電收發(fā)器，數(shù)據(jù)轉(zhuǎn)換器的密度就會增加四倍。數(shù)據(jù)轉(zhuǎn)換器和無線電之間的4：1關(guān)系可以在4×4 MIMO設(shè)計(jì)中看到，其中需要四個無線電收發(fā)器和16個高速數(shù)據(jù)轉(zhuǎn)換器通道。這使得數(shù)據(jù)轉(zhuǎn)換器功能成為密集模擬集成的重要領(lǐng)域，有助于縮小尺寸、降低成本和降低功耗，而這些對于移動無線電設(shè)計(jì)都至關(guān)重要。

高速和低速數(shù)據(jù)轉(zhuǎn)換器可以組合到單個器件中，以滿足移動產(chǎn)品的尺寸、成本和功耗目標(biāo)。高速AFE可以用作集成轉(zhuǎn)換器解決方案。MAX19713就是其中一種AFE，如圖2所示。AFE集成了與無線電前端接口所需的所有數(shù)據(jù)轉(zhuǎn)換器。

圖2.MAX19713高速AFE框圖

高速AFE在多模設(shè)計(jì)中具有應(yīng)用。一個例子是支持UMTS的雙模無線電，采用基于Wi-Fi或MIMO的設(shè)計(jì)，如LTE、WiMAX和IEEE 802.11n/ac，這需要多個無線電和多個轉(zhuǎn)換器通道。無線電數(shù)據(jù)轉(zhuǎn)換器和射頻收發(fā)器之間的 4：1 關(guān)系使 AFE 成為基于 FPGA 和基于 DSP 的設(shè)計(jì)的有吸引力的解決方案。??

由于獨(dú)立的DSP和FPGA通常是純數(shù)字器件，因此它們不集成混合信號數(shù)據(jù)轉(zhuǎn)換器功能。高速AFE可滿足數(shù)據(jù)轉(zhuǎn)換器要求，理想情況下，功耗低，占用空間小。AFE 分區(qū)的另一個優(yōu)點(diǎn)是可伸縮性。當(dāng)給定的設(shè)計(jì)從 1×1 單輸入單輸出 （SISO） 擴(kuò)展到 2×2 MIMO 或 4×4 MIMO 時，AFE 可以根據(jù)需要用螺栓固定。這樣，數(shù)字基帶調(diào)制解調(diào)器就不必集成多個AFE配置來支持不同的MIMO無線電場景。將轉(zhuǎn)換器移出數(shù)字基帶可優(yōu)化調(diào)制解調(diào)器芯片尺寸，降低測試成本并降低硅成本。因此，獨(dú)立的 AFE 分區(qū)提供了設(shè)計(jì)靈活性和可擴(kuò)展性。但是，充分了解系統(tǒng)要求是成功執(zhí)行 AFE 分區(qū)的關(guān)鍵因素。

為無線通信系統(tǒng)選擇高速AFE時，必須知道目標(biāo)空中接口信道帶寬、調(diào)制順序和所需的符號錯誤率（SER）。必須識別與無線電前端相關(guān)的所有數(shù)據(jù)轉(zhuǎn)換器功能。必須確定轉(zhuǎn)換器成本和功率目標(biāo)。并且必須了解轉(zhuǎn)換器的動態(tài)性能要求和權(quán)衡。

出于幾個原因，了解高速轉(zhuǎn)換器的性能要求至關(guān)重要。轉(zhuǎn)換器的動態(tài)性能主要決定了無線電的性能水平。Rx ADC和Tx DAC必須忠實(shí)地?cái)?shù)字化和合成接收器和發(fā)射器信號，而不會降低系統(tǒng)信噪比（SNR）和SER性能。此外，過度指定轉(zhuǎn)換器將導(dǎo)致更大的芯片尺寸，從而產(chǎn)生更高功率和更高成本的解決方案。此外，為了最大限度地減小系統(tǒng)尺寸并降低總成本，模擬和數(shù)字物理接口必須與相應(yīng)的無線電前端和數(shù)字基帶處理器無縫協(xié)作。無縫物理接口消除了電平轉(zhuǎn)換、增益設(shè)置和失調(diào)調(diào)整所需的外部分立器件。

系統(tǒng)對調(diào)制階數(shù)、所需 SER、不需要的高干擾電平、雜散發(fā)射電平和接入編碼的要求決定了 Rx ADC 和 Tx DAC 動態(tài)規(guī)格。使用高階調(diào)制的信號需要更多的量化電平。通道帶寬決定了轉(zhuǎn)換器的采樣速率。信號峰均功率比（PAPR）決定動態(tài)范圍，系統(tǒng)雜散發(fā)射限值決定輸出頻譜純度。

在移動無線終端中，Rx ADC 或 Tx DAC 的分辨率范圍從正交相移鍵控 （QPSK） 中使用的 4 位到 12QAM 中使用的 14 或 256 位，對于 2.5MHz 至 80MHz 通道帶寬，轉(zhuǎn)換速率可在 1.25Msps 至 40Msps 之間變化。

高速轉(zhuǎn)換器采樣率

奈奎斯特準(zhǔn)則規(guī)定轉(zhuǎn)換器采樣頻率必須至少是目標(biāo)最高頻率分量的兩倍，否則信息將丟失。例如，在 802.11g 無線局域網(wǎng) （WLAN） 無線電中，信道帶寬為 16.25MHz。在基帶上，I/Q頻率分量均為8.125MHz。因此，從理論上講，Rx ADC和Tx DAC的采樣速率必須至少為16.25Msps （FCLK = 16.25MHz）。

該采樣速率需要一個“磚墻”（即高階）濾波器來衰減帶外頻率分量，以防止Rx ADC混疊或DAC發(fā)射路徑中的雜散發(fā)射。當(dāng)采樣速率增加四倍或八倍時，基帶I/Q濾波器階數(shù)要求可以放寬，因?yàn)榛殳B和鏡像頻率被移動到第一奈奎斯特區(qū)域之外。

此外，通過增加FCLK，可以最大限度地減少由Tx DAC sin（x）/x響應(yīng)引起的衰減。歸一化Tx DAC輸出幅度由下式給出：

AOUT = sin （πfOUT/fC） × （πfOUT/fC）-1
fOUT = 輸出頻率
fC = 時鐘頻率

歸一化輸出幅度方程表明，對于f外= FCLK/8，sin（x）/x 衰減降低到 0.22dB。工藝增益是過采樣的另一個好處，因?yàn)檗D(zhuǎn)換器SNR提高了3dB，F(xiàn)CLK增加了兩倍。

隨著空口通道帶寬的增加，數(shù)據(jù)轉(zhuǎn)換器的采樣速率必須提高。需要至少2倍的過采樣率，以降低基帶濾波器要求，提高SNR，并最大限度地減少sin（x）/x效應(yīng)。為了滿足覆蓋4.1MHz至4MHz的20G可變通道帶寬，高速數(shù)據(jù)轉(zhuǎn)換器應(yīng)至少具有2倍過采樣率，范圍為2.8Msps至40Msps。

Rx ADC：多少位？

Rx ADC動態(tài)性能要求可以使用圖3中的示例Rx ADC SNR預(yù)算分析來計(jì)算。分析確定可靠的信號恢復(fù)所需的Rx ADC動態(tài)范圍。在基帶采樣應(yīng)用中，重要的ADC參數(shù)是信噪比和失真（SINAD），它轉(zhuǎn)化為有效位數(shù)（ENOB）。以 ENOB 表示的動態(tài)性能（而不是以位為單位的絕對分辨率）是關(guān)鍵參數(shù)。ENOB和SINAD通過以下等式相關(guān)：

過程增益
SINAD =	6.02n + 1.76dB + 10log10fS/（2 × BW）
	n = 有效位數(shù)
	fS= 采樣頻率
	帶寬 = 信號帶寬

SINAD參數(shù)考慮了奈奎斯特頻帶內(nèi)的噪聲和失真，以及過采樣引起的過程增益。選擇RF前端靈敏度、噪聲系數(shù)和濾波，以滿足所需SER的基帶解調(diào)信號處理要求。Rx ADC的主要工作是量化ZIF接收器的模擬I/Q輸出信號，而不會顯著降低SNR。此外，Rx ADC不會引入抑制可靠信號恢復(fù)的失真。

圖3中的分析使用64QAM調(diào)制和OFDM，通道帶寬= 5MHz和1e-5 SER，并考慮了ADC SNR下降、ADC增益/失調(diào)誤差和RF前端自動增益控制（AGC）誤差。該分析適用于任何空中接口標(biāo)準(zhǔn)，包括LTE、高速分組接入（HSPA）和802.11a/b/g/n/ac。

圖3.RX ADC SNR 預(yù)算顯示了不同系統(tǒng)方面對總動態(tài)范圍要求的影響。

接收ADC SNR預(yù)算涉及幾個因素：

調(diào)制信噪比：對于SER = 64e-1的5QAM調(diào)制，數(shù)字解調(diào)器需要18dB SNR。這是基于已知的符號誤差概率理論（圖 4）。

信噪比裕量：由于ADC具有內(nèi)部噪聲源，因此它的行為不像理想的量化器。ADC固有地會增加輸入信號的噪聲和失真。設(shè)計(jì)目標(biāo)是選擇噪聲和失真水平為可接受水平的ADC，以滿足數(shù)字解調(diào)器SNR要求。通常，良好的品質(zhì)因數(shù)是0.6dB的劣化。這意味著ADC不會將輸入SNR降低超過0.6dB。因此，ADC的SNR必須比輸入信號SNR電平高8.86dB。換句話說，如果輸入信號的SNR為18.6dB，要實(shí)現(xiàn)18dB的SNR，ADC需要26.89dB的SNR，以防止輸入降級超過0.6dB。以下公式計(jì)算系統(tǒng) SNR：

帕普爾：對于 2n載波（子載波= 256， 512， 2048）OFDM信令，PAPR為8dB至12dB。這意味著ADC輸入必須后退12dB，以防止峰值期間出現(xiàn)削波。應(yīng)避免ADC削波，因?yàn)樗鼤a(chǎn)生失真，從而降低SER性能。

增益/失調(diào)誤差：ADC增益誤差的主要因素是內(nèi)部基準(zhǔn)電壓源。內(nèi)部基準(zhǔn)在整個溫度范圍內(nèi)的容差±5%。失調(diào)是內(nèi)部ADC放大器電壓失調(diào)的殘余。增益和失調(diào)誤差是ADC誤差預(yù)算中的重要考慮因素，因?yàn)樗鼈儠p小可用動態(tài)范圍。如果增益誤差和失調(diào)誤差均為滿量程的10%，則每個誤差都會使動態(tài)范圍降低1dB。由于該誤差，ADC必須后退1dB以防止輸入削波，另外1dB后退以考慮有限的動態(tài)范圍。使用內(nèi)部ADC基準(zhǔn)電壓源可節(jié)省成本和尺寸，并消除庫存中的額外組件。合理的成本尺寸折衷方案是使用帶有集成基準(zhǔn)的高速AFE，并增加2dB動態(tài)范圍裕量。

AGC 錯誤：典型的ZIF接收器集成AGC以設(shè)置基帶模擬I/Q輸出電壓信號電平。由于工藝、溫度和電源電壓的變化，AGC電平可能具有20%（±10%）的精度誤差。這意味著AGC中的誤差為2dB。為了在Rx ADC輸入端保持所需的SNR電平和PAPR退避，在SNR預(yù)算分析中應(yīng)考慮AGC誤差。例如，如果實(shí)際AGC設(shè)置比預(yù)期設(shè)置低2dB，則SNR將低2dB。

通道過濾器：在某些情況下，RF接收器無法充分濾除不需要的相鄰信道干擾源。在這種情況下，Rx ADC必須具有足夠的動態(tài)范圍來處理阻塞信號電平和目標(biāo)信號，同時保持所需信號的數(shù)字解調(diào)所需的SINAD。額外的動態(tài)范圍用于對不需要的干擾源進(jìn)行數(shù)字濾波。或者，為了降低成本和芯片尺寸，可以減少基帶模擬濾波器階數(shù)，并以數(shù)字方式完成額外的濾波。模擬濾波器階數(shù)和數(shù)字濾波器階數(shù)之間存在dB對dB的關(guān)系，因此必須通過將Rx ADC的動態(tài)范圍提高6dB來彌補(bǔ)模擬濾波減少6dB。在本例中，假設(shè)阻塞信號衰減為12dB。

工藝增益：假設(shè)Rx ADC對基帶模擬I/Q信號進(jìn)行2倍過采樣。由于基帶信號的帶寬 = 2.5MHz 和 FCLK = 10MHz，因此所得過程增益為 3dB。過程增益可將SNR提高3dB，可以從所需的Rx ADC SNR中減去。

上述分析得出的結(jié)論是，在FCLK = 51Msps時，SINAD = 86.10dB的Rx ADC可確保在SER = 5e-64時恢復(fù)1MHz、5QAM OFDM信號的數(shù)字解調(diào)器信號。

關(guān)于接收型 ADC 動態(tài)范圍的說明：請務(wù)必仔細(xì)查看Rx ADC數(shù)據(jù)手冊中指定SINAD和輸入滿量程電平的電氣特性表。為了充分利用完整的Rx ADC動態(tài)范圍，RX ADC輸入滿量程電平應(yīng)與ZIF接收器的模擬I/Q輸出信號電平緊密匹配。例如，假設(shè)Rx ADC滿量程輸入為2VP-PSINAD指定為50dB?，F(xiàn)在假設(shè)ZIF接收器的最大滿量程輸出為1VP-P.這意味著Rx ADC的有效后退6dB，從而使A的SINAD降低6dB在= 1VP-P.因此，可實(shí)現(xiàn)的SINAD在A時為44dB。在= 1VP-P.相反，如果Rx ADC設(shè)計(jì)為滿量程輸入A。在= 1VP-P并指定SINAD = 50dB，則可以使用完整的50dB動態(tài)范圍。

圖4.該圖顯示了給定符號錯誤概率和不同調(diào)制階數(shù)所需的SNR。

Tx DAC：多少位？

Tx DAC動態(tài)性能要求可以使用圖5中的示例Tx DAC SNR預(yù)算分析來計(jì)算。該分析基于ZIF發(fā)射器系列的誤差矢量幅度（EVM）規(guī)格。EVM 是許多空中接口標(biāo)準(zhǔn)（3G、4G 和 802.11）中使用的調(diào)制質(zhì)量指標(biāo)，定義為 RMS 星座誤差幅度與峰值星座符號幅度的比值。它以百分比表示，是發(fā)射機(jī)總性能的衡量標(biāo)準(zhǔn)，包括增益/相位誤差、符號誤差和通道內(nèi)雜散發(fā)射等損傷。EVM 通過以下等式與 SNR 相關(guān)，因此可以與 SER 相關(guān)：

信噪比 = -20log （EVM/100%）

圖5中的性能預(yù)算分析使用16QAM調(diào)制，具有OFDMA、1e-6 SER、通道帶寬= 8.75MHz，并允許Tx DAC降級、DAC增益/失調(diào)誤差和PAPR。該分析以WiBro空中接口標(biāo)準(zhǔn)為例，但適用于任何無線寬帶標(biāo)準(zhǔn)。?

圖5.Tx DAC SNR預(yù)算包括許多影響整體動態(tài)范圍的因素。使用這種方法，設(shè)計(jì)人員可以確定所需的TX DAC ENOB。

發(fā)射DAC SNR預(yù)算涉及幾個因素：

調(diào)制 EVM：給定的空中接口參考設(shè)計(jì)（如WiBro）使用MAX2837 RF收發(fā)器，為3QAM提供5.16%的發(fā)射EVM，在POUT = 3dBm時提供4/3前向糾錯（4/23-FEC）編碼信號。EVM 規(guī)范以天線為參考，包括射頻調(diào)制器和功率放大器 （PA） 損傷。3.5% EVM 性能轉(zhuǎn)化為 -29.1dB SNR。

信噪比裕量：假設(shè)Tx DAC不能將系統(tǒng)SNR降低0.6dB以上，這意味著Tx EVM降級0.25%。總體而言，Tx EVM（包括Tx DAC貢獻(xiàn)）必須為3.75%（3.5%+ 0.25%）或28.5dB SNR。調(diào)制器和PA基于29QAM調(diào)制產(chǎn)生1.16dB SNR。因此，Tx DAC必須具有8.86dB的SNR才能產(chǎn)生0.6dB的衰減。Tx DAC需要37.96dB SNR （29.1dB + 8.86dB）。

帕普爾：對于 2n載波（子載波= 256， 512， 2048）OFDMA信令，PAPR為8dB至12dB。這意味著Tx DAC輸出必須回退-12dB，以防止峰值期間發(fā)生削波。DAC削波會產(chǎn)生信號失真，導(dǎo)致雜散輻射，從而降低SER性能。

增益/失調(diào)誤差：DAC增益誤差的主要因素是內(nèi)部基準(zhǔn)電壓源。內(nèi)部基準(zhǔn)在整個溫度范圍內(nèi)的容差±5%。失調(diào)是內(nèi)部DAC放大器電壓失調(diào)的殘余。增益和失調(diào)誤差是DAC誤差預(yù)算中的重要考慮因素，因?yàn)樗鼈儠档涂捎脛討B(tài)范圍。如果增益和失調(diào)誤差均為滿量程的10%，則每個誤差都會使動態(tài)范圍降低1dB。由于該誤差，DAC必須后退1dB以防止輸出削波，另外1dB以考慮有限的動態(tài)范圍。

罪（x）/x 更正：f時的sin（x）/x頻率響應(yīng)C/f外= f 時 -4.0dB 衰減為 91 個結(jié)果外= FCLK/4。在數(shù)字基帶中實(shí)現(xiàn)的有限脈沖響應(yīng)（FIR）濾波器可以對此進(jìn)行校正。或者，如果這種滾降是可以接受的，則可以在SNR預(yù)算中增加+0.91dB裕量，這解釋了在f時-0.91dB SNR下降的原因。外= FCLK/4。

上述分析得出結(jié)論，在FCLK = 52.87Msps時SNR = 17.5dB的Tx DAC可以在SER = 8e-75時合成16.1MHz，6QAM OFDMA WiBro信號頻譜。

輔助數(shù)字轉(zhuǎn)換器

輔助DAC通道主要用于電平控制功能，如接收器AGC和PA輸出功率。影響輔助DAC分辨率和轉(zhuǎn)換速率的因素包括增益控制電壓電平、增益范圍、增益步長和建立時間。典型的ZIF無線電具有大約60dB接收器AGC基帶增益范圍（0.5dB步長）、50dB發(fā)射器VGA范圍（步長為1dB）和30dB AFC范圍。輔助功能通常具有2V滿量程范圍和100ms建立時間。為了計(jì)算輔助DAC分辨率，AGC功能提供60dB增益范圍和0.5dB步長= 120步。因此，2n= 120 和 n = 6.9 位。

DAC通道需要保證單調(diào)性，積分非線性（INL）小于±2 LSB。不需要絕對精度，因?yàn)镈AC通道用于閉環(huán)系統(tǒng)。然而，保證單調(diào)性對于保持環(huán)路穩(wěn)定性很重要。為了確保系統(tǒng)線性度，在指定的可用代碼范圍內(nèi)提供INL就足夠了。

輔助模數(shù)轉(zhuǎn)換器

輔助ADC參數(shù)主要由輸入信號電平和精度決定。但是，在某些應(yīng)用中，例如802.11a，需要快速RSSI轉(zhuǎn)換（t<5μs）。通常，PA功率電平、電壓駐波比（VSWR）和溫度檢測等測量對于速度并不重要。典型的RF功率檢波器，如MAX4003，工作在RFIN = 1900MHz，模擬輸出電壓范圍為360mV （P在= -45dBm） 至 1.58V （P在= 0dBm）。MAX6613等典型溫度傳感器具有400mV至2V的模擬輸出范圍，精度為±4°C。通用轉(zhuǎn)換器的分辨率和轉(zhuǎn)換速率通常分別為8至10位和50ksps至300ksps。

轉(zhuǎn)換器摘要

與ZIF無線電接口時，以下數(shù)據(jù)轉(zhuǎn)換器參數(shù)可以支持64QAM下行鏈路，16QAM上行鏈路與OFDM;1 倍過采樣時為 25.5MHz 至 8MHz 通道帶寬，或 10 倍過采樣時高達(dá) 4MHz 通道帶寬：

雙通道、10 位、40Msps 高速接收 AD，SINAD = 51.86dB

雙通道、10位、40Msps高速發(fā)射DAC，SNR = 52.87dB

單個集成高速AFE器件，如MAX19713，可以滿足上述系統(tǒng)要求，并提供以下特性和優(yōu)勢：

雙通道、10位、45Msps高速接收放大器，SINAD = 54.3dB，裕量為2.4dB

雙通道、10位、45Msps高速發(fā)射DAC，SNR = 56.1dB，裕量為3.2dB

Tx DAC 共模調(diào)節(jié)，帶 I/Q 失調(diào)調(diào)整

三通道、10位、低速輔助DAC，帶串行接口

10位、低速輔助ADC，具有2：1多路復(fù)用器和串行接口

在溫度范圍內(nèi)經(jīng)過生產(chǎn)測試

超低功耗，87mW （29mA， 3.0V），F(xiàn)D 模式，40Msps

結(jié)論

為了實(shí)現(xiàn)高頻譜效率和提供高數(shù)據(jù)吞吐量，當(dāng)今的無線寬帶系統(tǒng)采用了先進(jìn)的通信技術(shù)，如具有 OFDM 的高階調(diào)制、寬可變信道帶寬和 MIMO 無線電架構(gòu)。這些先進(jìn)的通信技術(shù)提高了無線電相關(guān)高速數(shù)據(jù)轉(zhuǎn)換器的性能要求，包括密集集成更多轉(zhuǎn)換器通道、更快的采樣速率、更高的動態(tài)范圍、更低的功耗和更小的尺寸。隨著數(shù)字基帶處理器的CMOS幾何尺寸從45nm擴(kuò)展到28nm，以降低功耗并提高處理速度，將高性能、高速數(shù)據(jù)轉(zhuǎn)換器集成到大規(guī)模ASIC中變得更加困難，成本更高，風(fēng)險也更高。

設(shè)計(jì)人員還面臨著更短的產(chǎn)品開發(fā)周期。他們必須以有限的資本支出實(shí)現(xiàn)快速上市，以控制成本。使這些問題更加復(fù)雜的是，無線終端產(chǎn)品不可阻擋的趨勢是集成更多的無線電功能，如WLAN、WAN、PAN、GPS和移動電視。無線電功能集成的這種趨勢迫使設(shè)計(jì)人員應(yīng)對多種高速轉(zhuǎn)換器通道，這些通道必須與一系列不同的無線電接口，以支持各種空中接口標(biāo)準(zhǔn)。

高速AFE提供了一種有吸引力的解決方案，有助于應(yīng)對這些相互關(guān)聯(lián)的IC工藝和產(chǎn)品開發(fā)趨勢。像MAX19713這樣的高速AFE具有多種產(chǎn)品開發(fā)優(yōu)勢，包括快速上市、低初始投資和經(jīng)過驗(yàn)證的功能。這些器件還提供可靠且靈活的現(xiàn)成解決方案，可與高靈敏度射頻前端和亞微米數(shù)字基帶處理器調(diào)制解調(diào)器無縫連接。

審核編輯：郭婷