觸發(fā)器是構(gòu)成時(shí)序邏輯電路的基本單元。它是一種具有記憶功能，能儲(chǔ)存1位二進(jìn)制信息的邏輯電路。在之前的文章中已經(jīng)介紹過(guò)觸發(fā)器了，這里再介紹一下其他類(lèi)型的觸發(fā)器。

1、基本RS鎖存器

最簡(jiǎn)單的觸發(fā)器是基本RS觸發(fā)器，基本RS鎖存器可以由兩個(gè)與非門(mén)構(gòu)成，電路如下：

基本RS鎖存器由電平觸發(fā)，并且有一個(gè)重要的約束條件：/SD和/RD不能同時(shí)為零。即：/SD+/RD=1

2、同步RS鎖存器

許多時(shí)候，我們希望觸發(fā)器只有在時(shí)鐘來(lái)臨時(shí)，輸出狀態(tài)改變，其它時(shí)候，觸發(fā)器維持，因?yàn)檫@樣做可以讓多個(gè)電路單元的狀態(tài)同時(shí)得以改變，這個(gè)時(shí)鐘，我們稱(chēng)為同步時(shí)鐘。

如下圖所示，將基本RS鎖存器的輸入端分別經(jīng)過(guò)一個(gè)與非門(mén)作為鐘控信號(hào)。就變成了同步RS鎖存器。

同步RS鎖存器與基本RS鎖存器的不同之處在于，只有時(shí)鐘CP=1的時(shí)候，輸出狀態(tài)才能被改變。但是，同步鎖存器也具有一個(gè)約束條件，就是當(dāng)CP=1時(shí)，S和R不能同時(shí)為1。

此外，同步RS鎖存器還有一個(gè)不足之處在于：當(dāng)CP=1時(shí)，S和R若多次改變，每次改變都會(huì)影響輸出。這種現(xiàn)象，稱(chēng)為空翻現(xiàn)象。

3、主從RS觸發(fā)器

為了解決空翻為題，將兩個(gè)同步RS觸發(fā)器串聯(lián)，電路如下：

主從觸發(fā)器的觸發(fā)翻轉(zhuǎn)分為兩個(gè)節(jié)拍：

（1）當(dāng)CP＝1時(shí)，CP’＝0，從觸發(fā)器被封鎖，保持原狀態(tài)不變：主觸發(fā)器工作，接收R和S端的輸入信號(hào)。

（2）當(dāng)CP由1躍變到0時(shí)，即CP=0、CP’＝1。主觸發(fā)器被封鎖，輸入信號(hào)R、S不再影響主觸發(fā)器的狀態(tài)；從觸發(fā)器工作，接收主觸發(fā)器輸出端的狀態(tài)。

主從觸發(fā)器的輸出改變僅僅取決于CP的下降沿時(shí)刻。有效的解決了空翻問(wèn)題。但是，主從RS觸發(fā)器仍然存在約束條件：R、S不能同時(shí)為1。

4、主從JK觸發(fā)器

從基本RS鎖存器可以看出，基本RS鎖存器和同步RS鎖存器的輸出Q和/Q不會(huì)同時(shí)等于0，利用這個(gè)特點(diǎn)，若將主從RS鎖存器的兩個(gè)輸出分別反饋至輸入，即可解除這個(gè)約束。電路如下：

真值表如下：

功能描述：00不翻11翻，互補(bǔ)輸入，J為打入端。

5、D觸發(fā)器

JK觸發(fā)器可以很方便地構(gòu)成D觸發(fā)器，電路圖和真值表如下所示。

6、T觸發(fā)器

把JK觸發(fā)器的兩個(gè)輸入端J、K連起來(lái)，作為一個(gè)輸入端T，就構(gòu)成T觸發(fā)器了，電路圖和真值表如下所示。

因?yàn)門(mén)=J=K，所以當(dāng)T=0的時(shí)候，CP脈沖來(lái)后觸發(fā)器維持原狀不變。當(dāng)T=1的時(shí)候，每一個(gè)CP脈沖來(lái)的時(shí)候，觸發(fā)器狀態(tài)翻轉(zhuǎn)一次。