將多個芯片或小芯片集成到一個封裝中的公司將需要解決結(jié)構(gòu)和其他機械工程問題，但設(shè)計工具、新材料和互連技術(shù)方面的差距以及專業(yè)知識的缺乏使得這些問題難以解決。

在半導體的大部分歷史中，代工廠之外的人很少擔心結(jié)構(gòu)性問題。硅基板可以輕松支撐沉積在頂部或蝕刻掉的任何薄膜。但隨著 SoC 被分解成更小的芯片，并且隨著硬化的 IP 塊以小芯片的形式組合在一起，不同的用例增加了可能影響可靠性的意想不到的壓力。其中原因：

出于成本和尺寸原因，有機中介層被引入——它們可以定制為任何尺寸——但它們比硅中介層靈活得多，如果處理或包裝不當，這會增加翹曲的可能性。

芯片或小芯片越來越多地堆疊在一起，這增加了機械應力。這些應力通常會因熱量而加劇，這會導致小芯片、互連以及各種類型的填充和鍵合材料之間的熱失配。雖然其中一些可以預先考慮，但它也可能因用例而有很大差異。

在先進的節(jié)點，襯底變薄以縮短信號必須傳輸?shù)木嚯x并降低電阻和電容。與此同時，在這些基板上鉆了數(shù)以千計的孔，用于硅通孔和背面功率傳輸，這可能會導致在制造過程中無法檢測到的微裂紋。由于這些設(shè)備以其他方式受到壓力，裂紋會擴散。

MIT Technology Review Insights 剛剛發(fā)布了一份受 Synopsys 委托的報告，該報告對十多個行業(yè)的 302 名高管進行了調(diào)查。調(diào)查發(fā)現(xiàn)，38% 的人至少意識到并探索多芯片芯片設(shè)計，以此來產(chǎn)生足夠的馬力來滿足未來的計算需求。報告還指出了一些需要解決的挑戰(zhàn)。

“當你必須在芯片之間進行連接時，你就是在處理物理問題，”AMD 公司研究員 Gerry Talbot 在報告中說?！敖M件的物理尺寸、互連、層轉(zhuǎn)換、封裝的尺寸——所有這些都會限制你擴展小芯片之間接口的帶寬。”

對于大多數(shù)其他公司而言，情況要嚴重得多。AMD 使用內(nèi)部開發(fā)的小芯片。但是對于來自多個代工廠和供應商的小芯片，更多的交互是可能的。“你如何分解你的架構(gòu)，并通過熱、壓力、可靠性一直進行這種假設(shè)架構(gòu)分析？今天沒有人提供?！斑@仍然是一項非常手動的工作。架構(gòu)師需要決定，‘我的處理器在哪里，我的加速器在哪里，我的內(nèi)存在哪里？我怎么上車？一旦你這樣做并分解了你的芯片，就可以對芯片之間的熱、可靠性、時序、功率等進行分析。但第一階段仍然是手動的?！?/p>

有機中介層增加了另一個挑戰(zhàn)?！奥N曲是我們主要關(guān)注的問題之一，”日月光集團高級副總裁 Ingu Yin Chang 說?！爱斘覀兘M裝多個芯片時——有時在單個有機基板上組裝 7 到 12 個芯片——這是我們今天面臨的主要機械挑戰(zhàn)之一。這跨越了我們通常在匯編世界中不看的非常大的格式，但現(xiàn)在我們必須看它。這可能是 150 x 150 的基板，這對我們來說是一個更大的挑戰(zhàn)?！?/p>

即使在組裝和包裝過程中有效解決了翹曲問題，設(shè)備（或其某些部分）在現(xiàn)場大量使用下仍可能會翹曲。對于異構(gòu)設(shè)計尤其如此，其中使用不同的材料或工藝開發(fā)小芯片，并且邏輯集中在封裝的一個或多個區(qū)域中。隨著這些區(qū)域的膨脹和收縮，或者封裝的各個部分比其他部分升溫更多，不同組件與基板或中介層之間的互連和鍵合上的應力會增加。

Ansys 產(chǎn)品營銷總監(jiān) Marc Swinnen 表示：“通過這些顛簸的電流會產(chǎn)生一定的阻力?！薄暗牵绻@些連接中的一個發(fā)生故障，連接橋很窄，那么你就會通過那個小橋施加大量的能量。它變熱，導致它融化。我們已經(jīng)看到來自客戶的模擬，如果它熔化，其他凸點會獲得更多電流，并且那些會熔化，因此您會發(fā)生級聯(lián)熱故障。你無法預測哪個碰撞或有多少碰撞會失敗，所以你必須考慮，'如果兩個或三個碰撞失敗，它們將以什么模式造成最大的損害？你需要有足夠的備用傳導資源來為所有這些凸點輸送能量，這就是你的熱分析和電流分析?！?/p>

這些問題在混合鍵合中變得更加明顯?！邦嶔ぞ拖翊笮蜏p震器，”proteanTecs 業(yè)務發(fā)展高級總監(jiān) Nir Sever 說?！拔⑼蛊鹁拖裥⌒蜏p震器。但是混合債券沒有任何減震器。沒有多余的材料可以彌補這一點。即使您認為已經(jīng)對所有這些問題進行了測試并且芯片已部署并正在運行數(shù)據(jù)，問題還是會出現(xiàn)。它正在加熱、冷卻并開始變形，即使是在零時間未檢測到的最輕微的缺陷最終也可能導致單條線發(fā)生故障并產(chǎn)生錯誤。這是靜默數(shù)據(jù)損壞的原因之一。最重要的是，該領(lǐng)域可能會出現(xiàn)其他問題，例如退化和加速老化。因此，在芯片的整個生命周期中持續(xù)對其進行監(jiān)控至關(guān)重要?！?/p>

與其他方法相比，小芯片需要更多的連接?！霸诜庋b中，我們習慣于處理幾千個信號連接，比電源和接地連接要多得多，因此可能只有不到 50,000 個連接，”IC 封裝和產(chǎn)品管理組總監(jiān) John Park 說。Cadence 的跨平臺解決方案?！暗F(xiàn)在有了小芯片，你可能會面臨 100,000 多個連接，這意味著需要一個自動路由器來處理這種容量?！?/p>

隨時間變化的異構(gòu)集成選項

不同的熱膨脹系數(shù)增加了另一個潛在的機械應力來源，如果小芯片尺寸不同，尤其是當它們垂直堆疊時，這個問題會變得更糟。

Arm 硅運營工程研究員兼高級總監(jiān)哈維爾·德拉克魯茲 (Javier DeLaCruz) 表示：“如果您鍵合尺寸不同且經(jīng)過預先測試的裸片，則需要用某些東西填充因裸片尺寸不匹配而造成的空間?！薄暗珟缀跛心阋砑舆M去的東西都會有很差的導熱性。所以你會在這些區(qū)域有更大的熱梯度，任何時候你有一個熱梯度，你就會有額外的壓力。如果導體金屬發(fā)生變化，那么電遷移就會發(fā)揮作用。填充材料是新元素。傳統(tǒng)上，我們總是不得不擔心硅和帶有中介層的封裝基板之間的不匹配。但是在 3D 中，你需要擔心引入填充材料時的硅對硅應力，所有這些都需要在設(shè)計過程的早期就加以考慮。或者，當關(guān)鍵組件達到特定溫度時需要降低性能，以免設(shè)備燒毀。

“這取決于所涉及的功率大小以及熱量的處理方式，”Amkor 高級工程師 Nathan Whitchurch 說?！叭绻鷽]有散熱器，并且將所有熱量向下推到電路板上，那很重要。如果您通過散熱器或某些冷板設(shè)計將所有熱量從頂部排出，那么您基本上沒有改變熱路徑中的任何組件，無論您使用的是 2.5D 還是 40 層或 2 -層基板。

小芯片與軟IP

當今半導體中使用的大多數(shù) IP 都是軟 IP。它通常是進程獨立的，或者至少是進程彈性的。將該 IP 強化為小芯片會改變這種關(guān)系。

“強化 IP 需要經(jīng)驗并且可能是一個挑戰(zhàn)，”Arm 的 DeLaCruz 說?！疤幚砉柽€需要一整套其他能力——當它集成到系統(tǒng)中時，產(chǎn)量、存儲、材料處理、產(chǎn)量問題的所有權(quán)。如果沒有很好地計劃，這些都可能是亂七八糟的東西?！?/p>

所有這些元素都會影響所選封裝的類型，以及何時需要在從設(shè)計到制造的流程中做出選擇。

“我們必須更早地參與設(shè)計階段。過去，您幾乎完成了布局，然后問：“我們?nèi)绾翁幚戆b？” ASE 的 Chang 說?！艾F(xiàn)在的設(shè)計更加全面，因為機械應力需要與設(shè)計的其余部分同時考慮。所以現(xiàn)在你不僅要設(shè)計你的晶體管或核心 IP，而且你必須看看你將在小芯片布局方面擁有什么樣的平面圖?！?/p>

實際上，過去被描述為“左移”的東西正在變成一堆并發(fā)流程，每一步所需的數(shù)據(jù)都需要更加全面。

Siemens Digital Industries Software 技術(shù)解決方案銷售高級總監(jiān) Michael Munsey 表示：“IP 公司將不得不發(fā)展，因為他們需要提供更高水平的分析和信息來推動前進?！薄叭绻闶且患乙?guī)模較小的 IP 公司，正在做 USB 或 PCI 等零件，那將進入更大的領(lǐng)域。但你會看到 IP 公司推出小芯片，而這些公司確實需要不僅可以輸入電氣分析，還可以輸入機械分析的信息，以產(chǎn)生集成流程?！?/p>

計算密度也只會增加，將所有這些不同的計算元素放入一個包中會使散熱變得更加困難。反過來，這可能會在異構(gòu)設(shè)備的其他地方引起機械應力，但并不總是在人們預期的地方發(fā)生。

“如果你有 AI 加速器，并且它的封裝功率為 1 千瓦，那么系統(tǒng)中會產(chǎn)生大量熱量，系統(tǒng)預熱會產(chǎn)生大量機械應力，你必須考慮到這一點，”負責人 Andy Heinig 說。Fraunhofer IIS 自適應系統(tǒng)工程部高效電子部門的負責人?！拔覀冃枰嗟臉藴?。也許我們還需要機械接口標準來實現(xiàn)小芯片生態(tài)系統(tǒng)。我們肯定看到了一些差距。但首先我們需要展示原型，將來自不同合作伙伴的小芯片匯集在一起，這樣我們才能看到缺少的東西。chiplet 生態(tài)系統(tǒng)與我們在 Intel 和 AMD 方面看到的完全不同，他們在內(nèi)部完成所有工作并控制一切。如果我們真的想建立一個開放的生態(tài)系統(tǒng)，熱和機械并不完全獨立?！皦毫a(chǎn)生熱量，”西門子 EDA 的 Calibre nmDRC 產(chǎn)品管理總監(jiān) John Ferguson 說。” 因此，應用的堆疊越多，靜止溫度越高。同樣，當材料被加熱時它們會膨脹。給定由幾種不同材料組成的系統(tǒng)，每種材料具有不同的熱系數(shù)，暴露于周期性加熱和冷卻最終會導致可靠性問題，例如 EMIR 影響?！?/p>

考慮到所有這些因素也會增加設(shè)計成本，這可能會限制公司處理多芯片集成的方式。

“如果我們從多個地方獲得多個管芯，那么如果這些東西已經(jīng)構(gòu)建，您首先要看的是它們的引腳間距，”Cadence 的 Park 說?！袄纾诨?UCIe 的 die-to-die 小芯片中，有一個標準封裝的選項，類似于具有 125 或 130 微米引腳間距的倒裝芯片，而不是內(nèi)插器上的東西間距可降至 35 微米。如果引腳間距降至 40 或 50 微米，我必須使用硅中介層或某種互連橋來做到這一點，這會增加成本。這就是為什么有些人可能會選擇標準封裝版本的原因，因為如果你將所有東西都放在 125 微米的倒裝芯片間距上，你可以在傳統(tǒng)的層壓封裝上做到這一點，這比使用硅中介層或嵌入式橋的成本要低得多?！?/p>

如果設(shè)備過早失效，成本可能會顯著增加?！叭绻闶且患医M裝來自多個供應商的小芯片的公司，并且你已經(jīng)完成了互連，你仍然必須集成并負責該系統(tǒng)的測試，”proteanTecs 的 Sever 說?！袄?，如果您有四個合作伙伴，您將從他們每個人那里獲得單獨的測試程序，并使用他們自己的測試方法。作為 chiplet 集成商，您負責測試最終產(chǎn)品，當出現(xiàn)問題時，您需要知道原因。當單片芯片出現(xiàn)故障時，這是您自己的芯片，您擁有調(diào)試所需的必要信息。但是，如果您有四家不同的供應商，您怎么知道哪一家負責呢？檢測到錯誤的芯片不一定是問題的根本原因。

定制

定制在壓力方面增加了另一層復雜性。雖然從理論上講，定制設(shè)計可以提供最大的能效和性能，但它也以獨特的方式將許多部件組合在一起。在各種會議上已經(jīng)討論了第一個商業(yè)小芯片是否將是子系統(tǒng)而不是具有非常特定功能的單個芯片。

“與其他人做同樣事情的標準接口不會使您的產(chǎn)品與眾不同，”Synopsys IP 產(chǎn)品線高級組總監(jiān) Michael Posner 說?！叭绻阆霐D出更多的性能，或者降低你的功耗，或者在界面上脫穎而出，這就是我們定制 IP 的原因。但是有了這些封裝技術(shù)，要做到這一點變得越來越難。UCIe 被定義為標準或基于有機中介層或硅橋。因此，您必須立即犧牲凹凸坡度。即使使用標準的 UCIe 定義的 100nm 凸點間距，這還沒有經(jīng)過汽車級測試，但有機物上的 130nm 是汽車級的。所以你有一個標準和技術(shù)之間不匹配的過渡區(qū)域。然后你有機械問題，那里還沒有足夠的數(shù)據(jù)來真正進行大量模擬——甚至那些都是基于一些理論的。我們需要更多的數(shù)據(jù)?！?/p>

與所有新方法一樣，許多想法正在浮出水面。哪些堅持還有待觀察。

“展望未來，熱分析信息可以作為元數(shù)據(jù)存儲在芯片本身上，然后傳遞到機械/熱分析工具中以進行該級別的分析，”西門子的 Munsey 說?！爱斈M行電氣/機械/系統(tǒng)級分析時，您將收集大量真正有用的數(shù)據(jù)，這些數(shù)據(jù)可以反饋到流程中。因此，我們聽到了關(guān)于左移和試圖左移的事情，這些事情實際上是從機械信息開始的，目的是在流程的早期和下一代產(chǎn)品中推動決策制定?！?/p>

這適用于小芯片以及非小芯片設(shè)計。Ferguson 說：“想想今天傳統(tǒng)布局布線中的功率是如何優(yōu)化的。”“對于每個區(qū)塊，都有特定級別的預期功率要求。這有助于推動布局以滿足芯片級的整體功率利用限制。3D-IC 環(huán)境中的小芯片也需要做同樣的事情。這意味著對最小封裝中的每個小芯片執(zhí)行電熱機械分析，以捕獲給定熱機械窗口內(nèi)電氣行為的公差，以及如何存儲和傳輸此類信息的相應標準。從那里開始，隨著每個小芯片被放入更大的 3D-IC 封裝中，需要進行后續(xù)的熱機械分析，以確定配置是否滿足組件中每個小芯片放置的最低規(guī)格。當然，鑒于當前最先進的解決方案對熱機械模擬的性能和容量要求，自動化仍將是一個挑戰(zhàn)?！?/p>

結(jié)論

還不完全清楚小芯片將如何推出，或者它們將如何打包。但是在高級封裝中有一個明確的異構(gòu)集成方向，并且至少已經(jīng)確定了很多問題，即使目前還沒有解決方案。

“超越摩爾定律是推動電子技術(shù)發(fā)展的唯一途徑?？赡軙?2nm 或 1nm 設(shè)計，但由于成本原因，這些技術(shù)節(jié)點的設(shè)計數(shù)量將非常有限，”Fraunhofer 的 Heinig 說。“但現(xiàn)在沒有人想成為第一個使用來自不同供應商的小芯片構(gòu)建系統(tǒng)的人。他們不想花費數(shù)百萬美元來承擔風險，了解整個供應鏈，了解什么是必要的，并開發(fā)第一個原型來向大家展示它是如何工作的，以及可能的障礙點是什么。他們寧愿成為第二。”

審核編輯 ：李倩