LDO（low dropout regulator），低壓差線性調(diào)整器是一種用于調(diào)節(jié)較高電壓輸入產(chǎn)生的輸出電壓的簡(jiǎn)單方法。在大多數(shù)情況下，低壓差線性調(diào)整器都易于設(shè)計(jì)和使用。

如下圖所示，是典型的PMOS架構(gòu)的LDO，為調(diào)節(jié)所需的輸出電壓，反饋回路將控制漏-源電阻RDS。隨著VIN（Power Supply）逐漸接近VOUT，誤差放大器將驅(qū)動(dòng)?xùn)?源極電壓VGS負(fù)向增大，以減小RDS，從而保持穩(wěn)壓。

但是，在特定的點(diǎn)，誤差放大器輸出將在接地端達(dá)到飽和狀態(tài)，無(wú)法驅(qū)動(dòng)VGS進(jìn)一步負(fù)向增大。

如下圖所示，VIN（Power Supply）電壓從3.3V到5V進(jìn)行跳變，可以明顯看到VOUT有一個(gè)非常大的過(guò)沖（接近5V），這是我們典型的在工業(yè)應(yīng)用領(lǐng)域LDO對(duì)于輸入瞬態(tài)響應(yīng)的能力的體現(xiàn)。

對(duì)于輸入是3.3V的時(shí)候，這個(gè)時(shí)候設(shè)定的輸出電壓通過(guò)R1和R2兩個(gè)分壓電阻以及REF=1V，VOUT設(shè)定的電壓值在3.3V，此時(shí)PMOS處于飽和狀態(tài)（VGS=-2V），該狀態(tài)也可以稱之為直通狀態(tài)，此時(shí)輸入電壓瞬態(tài)變化到5V，這個(gè)時(shí)候誤差放大器的輸出會(huì)升高，從而讓PMOS的柵極電壓抬升，讓PMOS從飽和區(qū)進(jìn)入非線性電阻區(qū)，即PMOS的VDS電壓承擔(dān)1.7V的壓降，并使得輸出電壓穩(wěn)在設(shè)定的3.3V。

從以上這個(gè)輸入瞬變的過(guò)程來(lái)看，誤差放大器的環(huán)路特性直接決定了LDO對(duì)輸入瞬變的響應(yīng)能力。

以上是誤差放大器的基本參數(shù)，Aol=100k（主極點(diǎn)=5Hz，第二極點(diǎn)=10MHz），我們變更誤差放大器的參數(shù)到Aol=500k。

如下圖所示，對(duì)于Aol=500k的輸出電壓響應(yīng)時(shí)間從1.3us（Aol=100k）下降到400ns（Aol=500k），響應(yīng)能力有了顯著的提升。

如下，我們?cè)O(shè)置誤差放大器的Aol從100k到900k，可以看到整個(gè)PMOS結(jié)構(gòu)的LDO對(duì)輸入瞬態(tài)的響應(yīng)時(shí)間隨著誤差放大器的Aol的增大而逐漸減小。