RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

深入剖析AXI的協(xié)議與架構(gòu)(上)

jf_78858299 ? 來源:知芯有道 ? 作者:知芯有道 ? 2023-05-04 14:35 ? 次閱讀

本篇文章為大家介紹AXI的協(xié)議與架構(gòu)。

內(nèi)容概括

這次為大家講述的內(nèi)容包括:

關(guān)于AXI協(xié)議

AXI架構(gòu)

0****1

AXI協(xié)議

AMBA AXI協(xié)議支持用于主從模塊之間通信的高性能、高頻率系統(tǒng)設(shè)計(jì)。

AXI****協(xié)議的定位:

?適用于高帶寬、低時(shí)延設(shè)計(jì)

?不需要復(fù)雜的橋就可以滿足高頻時(shí)鐘的要求

?滿足大多數(shù)模塊的接口需求

?適用于初始延遲較高的存儲(chǔ)器控制

?在總線互聯(lián)架構(gòu)上提供更大的靈活性

?后向兼容AHB和APB接口

**AXI **協(xié)議的主要特征:

?地址/控制操作與數(shù)據(jù)操作分離

?使用byte strobes(字節(jié)選通)信號(hào)實(shí)現(xiàn)非對(duì)齊數(shù)據(jù)傳輸

?使用burst傳輸(突發(fā)傳輸)時(shí)只需要發(fā)送首地址,便可以發(fā)送一段數(shù)據(jù)

?讀數(shù)據(jù)和寫數(shù)據(jù)通道獨(dú)立,從而支持DMA (low-cost Direct Memory Access)

?支持outstanding功能,可以發(fā)送多個(gè)地址進(jìn)行讀寫

02

AXI架構(gòu)

AXI協(xié)議是基于burst的傳輸,并且定義了以下5個(gè)獨(dú)立的傳輸通道:讀地址通道、讀數(shù)據(jù)通道、寫地址通道、寫數(shù)據(jù)通道、寫響應(yīng)通道。

a

讀架構(gòu)

地址通道攜帶控制消息,用于描述被傳輸?shù)臄?shù)據(jù)屬性;數(shù)據(jù)傳輸使用寫通道來實(shí)現(xiàn)master到slave的傳輸,slave使用寫響應(yīng)通道來完成一次寫傳輸;讀通道用來實(shí)現(xiàn)數(shù)據(jù)從slave到master的傳輸。

相關(guān)信號(hào):

讀地址通道信號(hào):

信號(hào)名 來源 描述
ARID master 讀地址ID
ARADDR master 讀地址
ARLEN master 突發(fā)長度
ARSIZE master 突發(fā)尺寸(每次突發(fā)傳輸?shù)腷yte數(shù))
ARBURST master 突發(fā)類型(FIXED,INCR,WRAP)
ARCACHE master 存儲(chǔ)類型
ARPROT master 保護(hù)類型
ARQOS master QoS標(biāo)識(shí)符
ARREGION master 區(qū)域標(biāo)識(shí)符
ARUSER master 用戶自定義
ARVALID master 讀地址有效(有效時(shí)表示ARADDR上地址有效)
ARREADY slave 寫有效信號(hào)(有效時(shí)表示從機(jī)準(zhǔn)備好接收讀地址)

讀數(shù)據(jù)通道信號(hào):

信號(hào)名 來源 描述
RID slave 讀ID標(biāo)簽
RDATA slave 讀數(shù)據(jù)
RRESP slave 讀響應(yīng)
RLAST slave 有效時(shí)表示為突發(fā)傳輸?shù)淖詈笠粋€(gè)
RUSER slave 用戶自定義
RVALID slave 讀數(shù)據(jù)有效信號(hào)
RREADY master 主機(jī)就緒信號(hào)(有效時(shí)表示)

b

寫架構(gòu)

AXI使用基于VALID/READY的握手機(jī)制數(shù)據(jù)傳輸協(xié)議,傳輸源端使用VALID表明地址/控制信號(hào)、數(shù)據(jù)是有效的,目的端使用READY表明自己能夠接受信息。

  • 讀/寫地址通道:讀、寫傳輸每個(gè)都有自己的地址通道,對(duì)應(yīng)的地址通道承載著對(duì)應(yīng)傳輸?shù)牡刂房刂菩畔ⅰ?/li>
  • 讀數(shù)據(jù)通道:讀數(shù)據(jù)通道承載著讀數(shù)據(jù)和讀響應(yīng)信號(hào)包括數(shù)據(jù)總線(8/16/32/64/128/256/512/1024 bit)和指示讀傳輸完成的讀響應(yīng)信號(hào)。
  • 寫數(shù)據(jù)通道:寫數(shù)據(jù)通道的數(shù)據(jù)信息被認(rèn)為是緩沖(buffered)了的,master無需等待slave對(duì)上次寫傳輸?shù)拇_認(rèn)即可發(fā)起一次新的寫傳輸。寫通道包括數(shù)據(jù)總線(8/16...1024 bit)和字節(jié)線(用于指示8 bit 數(shù)據(jù)信號(hào)的有效性)。
  • 寫響應(yīng)通道:slave使用寫響應(yīng)通道對(duì)寫傳輸進(jìn)行響應(yīng)。所有的寫傳輸需要寫響應(yīng)通道的完成信號(hào)。

寫地址通道信號(hào):

信號(hào)名 來源 描述
AWID master 寫地址ID(用于區(qū)分該地址屬于哪個(gè)寫地址組)
AWADDR master 寫地址
AWLEN master 突發(fā)長度
AWSIZE master 突發(fā)尺寸(每次突發(fā)傳輸?shù)淖铋Lbyte數(shù))
AWBURST master 突發(fā)方式(FIXED,INCR,WRAP)
AWCACHE master 存儲(chǔ)類型(標(biāo)記系統(tǒng)需要的傳輸類型)
AWPROT master 保護(hù)模式
AWQOS master QoS標(biāo)識(shí)符
AWREGION master region標(biāo)識(shí)符(當(dāng)slave有多種邏輯接口時(shí)標(biāo)識(shí)使用的邏輯接口)
AWUSER master 用戶自定義信號(hào)
AWVALID master 寫地址有效信號(hào)(有效時(shí)表示AWADDR上地址有效)
AWREADY master 寫從機(jī)就緒信號(hào)(有效時(shí)表示從機(jī)準(zhǔn)備好接收地址)

寫數(shù)據(jù)通道信號(hào):

信號(hào)名 來源 描述
WDATA master 寫數(shù)據(jù)
WSTRB master 數(shù)據(jù)段有效(標(biāo)記寫數(shù)據(jù)中哪幾個(gè)8位字段有效)
WLAST master last信號(hào)(有效時(shí)表示當(dāng)前為突發(fā)傳輸最后一個(gè)數(shù)據(jù))
WUSER master 用戶自定義信號(hào)
WVALID master 寫有效信號(hào)(有效時(shí)表示W(wǎng)DATA上數(shù)據(jù)有效)
WREADY slave 寫ready信號(hào)(有效時(shí)表示從機(jī)準(zhǔn)備好接收數(shù)據(jù))

寫響應(yīng)通道信號(hào):

信號(hào)名 來源 描述
BID slave 響應(yīng)ID
BRESP slave 寫響應(yīng)
BUSER slave 用戶自定義信號(hào)
BVALID slave 寫響應(yīng)信號(hào)有效
BREADY master 寫響應(yīng)ready(主機(jī)準(zhǔn)備好接受寫響應(yīng)信號(hào))
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 模塊
    +關(guān)注

    關(guān)注

    7

    文章

    2695

    瀏覽量

    47431
  • AMBA
    +關(guān)注

    關(guān)注

    0

    文章

    68

    瀏覽量

    14980
  • AXI
    AXI
    +關(guān)注

    關(guān)注

    1

    文章

    127

    瀏覽量

    16622
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    AXI總線協(xié)議的幾種時(shí)序介紹

    由于ZYNQ架構(gòu)和常用接口IP核經(jīng)常出現(xiàn) AXI協(xié)議,賽靈思的協(xié)議手冊(cè)講解時(shí)序比較分散。所以筆者收藏AXI
    發(fā)表于 08-02 12:42 ?8066次閱讀

    深入最經(jīng)典的電容剖析

    本帖最后由 eehome 于 2013-1-5 10:07 編輯 最深入最經(jīng)典的電容剖析
    發(fā)表于 08-02 21:52

    深入最經(jīng)典的電容剖析

    `最深入最經(jīng)典的電容剖析PCB打樣找華強(qiáng) http://www.hqpcb.com/3 樣板2天出貨`
    發(fā)表于 10-17 10:50

    AXI接口協(xié)議詳解

    不可能說是撇開總線單講協(xié)議,因?yàn)?b class='flag-5'>協(xié)議的制定也是要建立在總線構(gòu)成之上的。雖然說AXI4, AXI4-Lite, AXI4-Stream都是
    發(fā)表于 04-08 10:45

    使用SpinalHDL實(shí)現(xiàn)一個(gè)支持AXI協(xié)議的互聯(lián)架構(gòu)

    ?;ヂ?lián)只是結(jié)構(gòu),可以使用不同的總線協(xié)議,如APB、AXI或CHI,不同協(xié)議的互聯(lián)結(jié)構(gòu)會(huì)有所不同。近期看了一些CHI協(xié)議內(nèi)容,其中舉了幾個(gè)互聯(lián)拓?fù)涞睦?,如下圖所示。CHI
    發(fā)表于 06-29 16:28

    AXI接口協(xié)議詳解

    1、AXI接口協(xié)議詳解  AXI 總線  上面介紹了AMBA總線中的兩種,下面看下我們的主角—AXI,在ZYNQ中有支持三種AXI總線,擁有
    發(fā)表于 10-14 15:31

    AMBA AXI協(xié)議指南

    。 ?適用于具有高初始訪問延遲的內(nèi)存控制器。 ?提供了實(shí)現(xiàn)互連架構(gòu)的靈活性。 ?向后兼容AHB和APB接口。 AXI協(xié)議的主要特點(diǎn)是: ?獨(dú)立的地址/控制和數(shù)據(jù)階段。 ?支持使用字節(jié)選通進(jìn)行未對(duì)齊的數(shù)據(jù)傳輸
    發(fā)表于 08-02 09:44

    學(xué)習(xí)架構(gòu)-AMBA AXI簡介

    本指南介紹了高級(jí)微控制器總線體系結(jié)構(gòu)(AMBA)AXI的主要功能。 該指南解釋了幫助您實(shí)現(xiàn)AXI協(xié)議的關(guān)鍵概念和細(xì)節(jié)。 在本指南中,我們介紹: ?AMBA是什么。 ?為什么AMBA在現(xiàn)代SoC設(shè)計(jì)中
    發(fā)表于 08-09 07:37

    深入剖析Android消息機(jī)制

    深入剖析Android消息機(jī)制
    發(fā)表于 01-22 21:11 ?11次下載

    AXI總線協(xié)議的幾種時(shí)序介紹

    由于ZYNQ架構(gòu)和常用接口IP核經(jīng)常出現(xiàn) AXI協(xié)議,賽靈思的協(xié)議手冊(cè)講解時(shí)序比較分散。所以筆者收藏AXI
    發(fā)表于 05-12 09:10 ?1.1w次閱讀
    <b class='flag-5'>AXI</b>總線<b class='flag-5'>協(xié)議</b>的幾種時(shí)序介紹

    深入AXI4總線一握手機(jī)制

    本系列我想深入探尋 AXI4 總線。不過事情總是這樣,不能我說想深入深入。當(dāng)前我對(duì) AXI總線的理解尚談不
    發(fā)表于 03-17 21:40 ?25次下載
    <b class='flag-5'>深入</b><b class='flag-5'>AXI</b>4總線一握手機(jī)制

    AMBA 3.0 AXI總線接口協(xié)議的研究與應(yīng)用

    本文介紹了AMBA 3.0 AXI的結(jié)構(gòu)和特點(diǎn),分析了新的AMBA 3.0 AXI協(xié)議相對(duì)于AMBA 2. 0的優(yōu)點(diǎn)。它將革新未來高性能SOC總線互連技術(shù),其特點(diǎn)使它更加適合未來的高性能、低延遲
    發(fā)表于 04-12 15:47 ?28次下載

    深入 AXI4總線 (四):RAM 讀取實(shí)戰(zhàn)

    本系列我想深入探尋 AXI4 總線。不過事情總是這樣,不能我說想深入深入。當(dāng)前我對(duì) AXI總線的理解尚談不
    發(fā)表于 02-07 11:36 ?4次下載
    <b class='flag-5'>深入</b> <b class='flag-5'>AXI</b>4總線 (四):RAM 讀取實(shí)戰(zhàn)

    AXI總線協(xié)議:AHB、APB、AXI對(duì)比分析

    V1.0 ASB、APB是第一代AMBA協(xié)議的一部分。主要應(yīng)用在低帶寬的外設(shè),如UART、 I2C,它的架構(gòu)不像AHB總線是多主設(shè)備的架構(gòu),APB總線的唯一主設(shè)備是APB橋(與
    發(fā)表于 04-14 10:54 ?3482次閱讀

    深入剖析AXI協(xié)議架構(gòu)(下)

    之前文章為大家介紹了AXI協(xié)議架構(gòu),本篇我們接著往下講AXI的讀寫傳輸 內(nèi)容概括
    的頭像 發(fā)表于 05-04 14:41 ?1877次閱讀
    <b class='flag-5'>深入</b><b class='flag-5'>剖析</b><b class='flag-5'>AXI</b>的<b class='flag-5'>協(xié)議</b>與<b class='flag-5'>架構(gòu)</b>(下)
    RM新时代网站-首页