RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

多重原因促使PCIe?6.0采用了PAM4

Samtec砷泰連接器 ? 來(lái)源:Samtec砷泰連接器 ? 作者:Samtec砷泰連接器 ? 2023-05-10 11:25 ? 次閱讀

摘要/前言

Samtec成為PCI-SIG社區(qū)的成員已經(jīng)有很多年了,我們非常自豪。Samtec的高級(jí)系統(tǒng)架構(gòu)師Jignesh Shah與PCI-SIG的伙伴們一起,討論了PAM4編碼,這是PCIe 6.0規(guī)范的一個(gè)新功能。

PCIe 6.0全新規(guī)范

2022年初,PCI-SIG發(fā)布了完整版本的PCI Express(PCIe)6.0規(guī)范。與以前的版本一樣,最新版本將PCIe 5.0規(guī)范的數(shù)據(jù)速率提高了一倍,并保持了向后的兼容性。

最新的PCIe 6.0規(guī)范的主要特點(diǎn)包括:

0164 GT/s數(shù)據(jù)速率,通過(guò)x16配置可達(dá)到256Gbps;

02PAM4信令利用了行業(yè)中已有的PAM4;

03輕量級(jí)的FEC和CRC減輕了與PAM4信令相關(guān)的誤碼率增加;

04基于Flit的編碼支持PAM4調(diào)制并實(shí)現(xiàn)>2倍的帶寬增益;

05更新了用于Flit模式的數(shù)據(jù)包布局,以提供額外功能并簡(jiǎn)化處理;

06保持與所有前幾代PCIe技術(shù)的向后兼容性。

何為PAM4?

PAM代表脈沖振幅調(diào)制,數(shù)字4代表電平數(shù)量。大多數(shù)工程師都熟悉NRZ調(diào)制,即非歸零調(diào)制。NRZ使用兩級(jí)信號(hào)。當(dāng)Vcc ~ 0V時(shí),邏輯 “0”是通過(guò)的。當(dāng)Vcc ~ 1.8/3.3/5V時(shí),邏輯 “1”通過(guò)。每個(gè)單位間隔發(fā)送一個(gè)0或一個(gè)1,或一個(gè)bit。所以NRZ基本上是一個(gè)PAM2。

作為改良產(chǎn)品,PAM4是一個(gè)多級(jí)的技術(shù),使用四級(jí)信令。基本上有著四級(jí)信令,分別對(duì)應(yīng)Vcc ~ 0V、Vcc/3、(2*Vcc)/3和Vcc。每個(gè)單位間隔發(fā)送兩個(gè)比特而不是一個(gè)。 它發(fā)送的是0-0、0-1、1-0或1-1。下圖詳細(xì)說(shuō)明了這些差異:

1121976c-eee1-11ed-90ce-dac502259ad0.png

一般來(lái)說(shuō),NRZ調(diào)制支持有一個(gè)“眼”的眼圖。對(duì)于PCIe 5.0規(guī)范,“眼”有一個(gè)特定的眼高和電壓水平,這取決于定義的通道長(zhǎng)度。PAM4調(diào)制眼圖支持三個(gè) "眼"。對(duì)于PCIe 6.0規(guī)范,每個(gè)“眼”也有一個(gè)定義的眼高和電壓水平,用于特定的信號(hào)通道。

1145b25a-eee1-11ed-90ce-dac502259ad0.png

為什么PCIe 6.0規(guī)范采用了PAM4

以前的PCIe規(guī)格是NRZ或PAM2。PAM4規(guī)范已被其他網(wǎng)絡(luò)標(biāo)準(zhǔn)采用,開(kāi)始是56Gbps,112Gbps,未來(lái)是224Gbps。其他標(biāo)準(zhǔn)中存在PAM4的先例。

PAM4信令使數(shù)據(jù)速率翻倍,同時(shí)使用相應(yīng)NRZ調(diào)制原理的相同奈奎斯特頻率。例如,PCIe 5.0架構(gòu)使用16GHz的奈奎斯特頻率。使用PAM4調(diào)制,PCIe 6.0架構(gòu)使用相同的16GHz奈奎斯特頻率,但數(shù)據(jù)速率翻倍,達(dá)到每條鏈路64GT/s,并通過(guò)x16配置達(dá)到256Gbps的雙向帶寬。

PAM4與NRZ相比,優(yōu)勢(shì)是什么?

PAM4減少了通道損耗,因?yàn)樗悦縐I兩個(gè)bit的一半頻率運(yùn)行。這使得PCIe 6.0規(guī)范的信道覆蓋范圍與PCIe 5.0規(guī)范提供的類似。PCIe 6.0規(guī)范中的PAM4調(diào)制甚至可能允許更少的損耗和擴(kuò)展的覆蓋范圍。

從另一個(gè)角度來(lái)看,對(duì)于相同的信號(hào)頻率,你可以將數(shù)據(jù)速率提高一倍,或者為下一代應(yīng)用增加帶寬或吞吐量。

PCIe 6.0規(guī)范支持哪些應(yīng)用?

PAM4使PCIe 6.0規(guī)范能夠?yàn)閿?shù)據(jù)中心人工智能/機(jī)器學(xué)習(xí)、HPC(高性能計(jì)算)、汽車、物聯(lián)網(wǎng)和航空航天等高數(shù)據(jù)速率應(yīng)用提供所需的帶寬。

所有這些應(yīng)用都需要高數(shù)據(jù)速率,因此從PCIe 5.0規(guī)范到PCIe 6.0規(guī)范的翻倍使該規(guī)范能夠滿足這些市場(chǎng)的需求。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • PCIe
    +關(guān)注

    關(guān)注

    15

    文章

    1234

    瀏覽量

    82575
  • 眼圖
    +關(guān)注

    關(guān)注

    1

    文章

    67

    瀏覽量

    21124
  • 機(jī)器學(xué)習(xí)

    關(guān)注

    66

    文章

    8406

    瀏覽量

    132557
  • PAM
    PAM
    +關(guān)注

    關(guān)注

    2

    文章

    52

    瀏覽量

    13336
  • Samtec
    +關(guān)注

    關(guān)注

    2

    文章

    104

    瀏覽量

    24682

原文標(biāo)題:Samtec技術(shù)前沿 | 多重原因促使PCIe? 6.0采用了PAM4

文章出處:【微信號(hào):Samtec砷泰連接器,微信公眾號(hào):Samtec砷泰連接器】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    PCIe 6.0最新草案0.71版本發(fā)布,帶寬翻倍,采用全新PAM4調(diào)制技術(shù)

    每隔三四年都會(huì)更新一個(gè)版本。到目前為止,已經(jīng)更新到了PCIe 6.0。 7月2日,PCI-SIG公布了最新的PCIe 6.0最新的草案0.71版本。與
    的頭像 發(fā)表于 07-05 09:33 ?5803次閱讀

    Samtec技術(shù)前沿 | 多重原因促使PCIe? 6.0采用了PAM4

    摘要/前言 Samtec 成為PCI-SIG?社區(qū)的成員已經(jīng)有很多年了 ,我們非常自豪。Samtec的高級(jí)系統(tǒng)架構(gòu)師Jignesh Shah與PCI-SIG的伙伴們一起,討論了PAM4編碼,這是
    發(fā)表于 05-11 10:30 ?899次閱讀
    Samtec技術(shù)前沿 | <b class='flag-5'>多重</b><b class='flag-5'>原因</b><b class='flag-5'>促使</b><b class='flag-5'>PCIe</b>? <b class='flag-5'>6.0</b><b class='flag-5'>采用了</b><b class='flag-5'>PAM4</b>

    PAM4設(shè)計(jì)挑戰(zhàn)及其對(duì)測(cè)試的啟示

    Learn more about solutions to address PAM4 design and test challenges.
    發(fā)表于 09-30 10:27

    一分鐘了解下一代數(shù)據(jù)中心高速信號(hào)互聯(lián)技術(shù) PAM4

    什么是PAM4?PAM4 (4-Level Pulse Amplitude Modulation, 四電平脈沖幅度調(diào)制), 是PAM調(diào)制技術(shù)的一種,其
    發(fā)表于 02-26 18:36

    基于PAM4調(diào)制的400G光模塊解析

    PAM4是400G光模塊的主要調(diào)制方式,有多模和單模兩種類型?;?b class='flag-5'>PAM4調(diào)制的400G光模塊電口側(cè)以8x50G PAM4調(diào)制,光口側(cè)則有8x50G PAM4
    發(fā)表于 02-20 09:24

    100G DWDM光模塊中的PAM4與相干技術(shù)

    不同的碼型,用于對(duì)兩個(gè)數(shù)據(jù)位進(jìn)行編碼,因此,采用這種調(diào)制格式,連接的帶寬可以增加一倍。如今,單波長(zhǎng)PAM4調(diào)制技術(shù)正在被使用,因?yàn)樗徽J(rèn)為是100G數(shù)據(jù)傳輸?shù)淖钣行Ш妥罹叱杀拘б娴耐苿?dòng)力。PAM4
    發(fā)表于 03-04 10:05

    PAM4和NRZ信號(hào)的區(qū)別是什么

    PAM4和NRZ信號(hào)的區(qū)別是什么PAM4測(cè)試信號(hào)是怎么產(chǎn)生的?
    發(fā)表于 03-11 07:46

    本周推薦:關(guān)于200G PAM4光模塊(推薦分享)

    采用QSFP56封裝,有200G QSFP56 SR4/DR4/FR4/LR4/ER4。 關(guān)
    發(fā)表于 06-24 18:30

    問(wèn)答專欄丨PAM4常見(jiàn)問(wèn)題解答

    (NonReturn-to-Zero)后的熱門信號(hào)傳輸技術(shù),也是多階調(diào)制技術(shù)的代表,當(dāng)前已被廣泛應(yīng)用在高速信號(hào)互連領(lǐng)域。 2. NRZ與PAM4信號(hào)的差異性是什么?◆NRZ信號(hào)采用高、低兩種信號(hào)電平表示數(shù)字邏輯信號(hào)的1
    發(fā)表于 06-28 10:04

    PAM4找到應(yīng)用程序的一些方式及PAM4測(cè)試設(shè)置因應(yīng)用程序而異

    在之前的文章中,我們調(diào)查了PAM4信號(hào)的基本屬性。現(xiàn)在,我們將研究PAM4在現(xiàn)實(shí)世界中找到應(yīng)用程序的一些方式,以及這些應(yīng)用程序可能的測(cè)試和測(cè)量設(shè)置。 最簡(jiǎn)單的應(yīng)用程序,如圖1中的頂部所示,將從一個(gè)芯片發(fā)送到另一個(gè)芯片的電調(diào)制PAM4
    的頭像 發(fā)表于 08-08 09:41 ?3153次閱讀
    <b class='flag-5'>PAM4</b>找到應(yīng)用程序的一些方式及<b class='flag-5'>PAM4</b>測(cè)試設(shè)置因應(yīng)用程序而異

    關(guān)于NRZ與PAM4信號(hào)差異

    PAM4PAM(Pulse Amplitude Modulation,脈沖幅度調(diào)制)調(diào)制技術(shù)的一種。有PAM3(for IEEE P802.3bp)、PAM4(for IEEE802
    的頭像 發(fā)表于 07-02 14:40 ?3.4w次閱讀

    PCI-SIG?發(fā)布PCIe?6.0規(guī)范以助力大數(shù)據(jù)應(yīng)用

    負(fù)責(zé)制定廣為采用的PCI Express? (PCIe?)標(biāo)準(zhǔn)的組織PCI-SIG?今天宣布正式推出PCIe 6.0規(guī)范,傳輸速度達(dá)到64GT/s。
    的頭像 發(fā)表于 01-13 09:32 ?4730次閱讀

    支援PCIe 6.0的Rambus解決方案

    PCIe 6.0還實(shí)現(xiàn)了PAM4 (Pulse Amplitude Modulation 4)等級(jí)的訊令,以及基于流量控制單元(flow control unit,F(xiàn)lit)的編碼,后
    發(fā)表于 07-07 16:56 ?623次閱讀

    芯耀輝的PCIe接口IP方案優(yōu)勢(shì)

    PCIe 6.0采用了全新的PAM4編碼技術(shù),可以兼容較低速的PCIe5/4/3等協(xié)議,與之前的
    發(fā)表于 05-11 10:47 ?918次閱讀
    芯耀輝的<b class='flag-5'>PCIe</b>接口IP方案優(yōu)勢(shì)

    PCIe 6.0的優(yōu)化設(shè)計(jì)方案探討分析

    為了實(shí)現(xiàn)64GT/s的鏈路速度,PCIe 6.0采用脈沖幅度調(diào)制4級(jí) (PAM4) 信號(hào),在與32GT/s
    發(fā)表于 08-05 09:33 ?956次閱讀
    <b class='flag-5'>PCIe</b> <b class='flag-5'>6.0</b>的優(yōu)化設(shè)計(jì)方案探討分析
    RM新时代网站-首页