可制造性設(shè)計(jì) (Design for Manufacturabiity， DFM)、可靠性設(shè)計(jì) (Designfor Reliability， DFR)與可測(cè)試性設(shè)計(jì) (Design for Testability， DFT)互相交疊密不可分，需要綜合考慮，以實(shí)現(xiàn)設(shè)計(jì)與工藝的迭代優(yōu)化。DFM/DFR/DFT 協(xié)同設(shè)計(jì)示意圖如圖所示。

(1） DFM：可制造性設(shè)計(jì)的目的是基于先進(jìn)封裝工藝能力，綜合封裝性能需求，實(shí)現(xiàn)設(shè)計(jì)與制造工藝的緊密結(jié)合。封裝設(shè)計(jì)首先應(yīng)考慮封裝工藝的能力，要以大規(guī)模生產(chǎn)所需的工藝設(shè)計(jì)淮則來確定電氣、散熱性能及封裝結(jié)構(gòu)設(shè)計(jì)，并允許在特殊需求下調(diào)整和優(yōu)化工藝。例如，為了提高散熱性能，QFN 封裝底部中央位置有一個(gè)大面積裸露焊盤用于導(dǎo)熱，根據(jù)工藝和芯片情況可實(shí)現(xiàn)單芯片或多芯片的集成；為滿足高頻應(yīng)用的需求，可通過優(yōu)化 OFN封裝工藝縮短引線長(zhǎng)度，以此提供射頻（甚至毫米波）信號(hào)的傳輸。

芯片堆蠶是一種典型3D封裝形式，芯片堆香工藝對(duì)芯片尺寸、引線鍵合的引腳位置都有限制，為提高堆疊芯片的數(shù)量，需要進(jìn)行芯片滅薄和低弧度鍵合工藝的優(yōu)化。這類由應(yīng)用需求引起的結(jié)構(gòu)/材料優(yōu)化和工藝優(yōu)化需要考慮可靠性性能，因此需要 DFM 與DFR 之間的協(xié)同設(shè)計(jì)。

（2） DFR：可靠性設(shè)計(jì)的目的是為了采用 DOE試驗(yàn)設(shè)計(jì)方法實(shí)現(xiàn)結(jié)構(gòu)和材料設(shè)計(jì)的迭代優(yōu)化，消除可靠性隱患。在設(shè)計(jì)之初，通過對(duì)材料和結(jié)構(gòu)體系的優(yōu)化，采用份真模擬、理論分析和實(shí)驗(yàn)驗(yàn)證相結(jié)合的方式，對(duì)封裝的熱應(yīng)力/應(yīng)變、熱疲勞、電遷移等可靠性相關(guān)問題進(jìn)行研究和優(yōu)化。由于熱應(yīng)力源自不同封裝材料之間的熱失配，所以設(shè)計(jì)時(shí)應(yīng)盡量采用對(duì)稱的封裝結(jié)構(gòu)，選擇熱膨賬系數(shù)匹配、玻璃化溫度（Tg）合適的封裝材料，也可以通過添加底部填料來提高封裝和裝配的可靠性。芯片-封裝交互作用 ( Chip Package Interaction, CPI)也是DFR 的重要內(nèi)容。

（3）DFT：通常意義上的可測(cè)性設(shè)計(jì)，是指在設(shè)計(jì)系統(tǒng)和電路的同時(shí)，通過增加一定的硬件開銷，從而獲得最大可測(cè)性的設(shè)計(jì)過程，其目的是用于檢測(cè)生產(chǎn)故障。例如，數(shù)字電路常見的可測(cè)性設(shè)計(jì)方法有掃描測(cè)試（SCAN)、內(nèi)建自測(cè)試（Built-In Self-Test， BIST)、邊界掃描測(cè)試（Boundary Scan Test）等。這些DFT方法都可應(yīng)用于常規(guī)的封裝形式，如QFN 封裝、BGA封裝等。

對(duì)于2.5D 類復(fù)雜封裝，在封裝制備過程中也要進(jìn)行可測(cè)性設(shè)計(jì)。為了檢測(cè)TSV 中介轉(zhuǎn)接層的成品率，除了直接用探針進(jìn)行接觸式測(cè)量，也可設(shè)計(jì) TSV 測(cè)試電路并配合軟件來進(jìn)行測(cè)試。對(duì)于有特殊需求的封裝，如高頻/高速封裝、大功率封裝等，還需制定單項(xiàng)性能測(cè)試方案。例如，設(shè)計(jì)可測(cè)性高速測(cè)試線路樣品，可對(duì)封裝體內(nèi)典型的互連結(jié)構(gòu)的電學(xué)性能進(jìn)行測(cè)量；設(shè)計(jì)可測(cè)性熱阻測(cè)試樣品，可事先對(duì)封裝體內(nèi)的結(jié)溫和熱阻進(jìn)行測(cè)量；設(shè)計(jì)基于菊花鏈的測(cè)試樣品可進(jìn)行封裝工藝的開發(fā)、可靠性性能的評(píng)估等。

審核編輯：湯梓紅