大家好!今天給大家分享的是4位計數(shù)器的代碼以及仿真程序。
4位計數(shù)器代碼:
module count4(out,reset,clk); output [3:0] out; input reset,clk; reg [3:0] out; always @( posedge clk) begin if (reset) out<=0; // 同步復(fù)位 else out<=out+1; // 計數(shù) end endmodule
4位計數(shù)器的仿真程序:
`timescale 1ns/1ns `include " count4.v " module coun4_tp; reg clk,reset; // 測試輸入信號定義為 reg 型 wire [3:0] out; // 測試輸出信號定義為 wire 型 parameter DELY=100; count4 mycount(out,reset,clk); // 調(diào)用測試對象 always #(DELY/2) clk = ~clk; // 產(chǎn)生時鐘波形 initial begin // 激勵信號定義 clk =0; reset=0; #DELY reset=1; #DELY reset=0; #(DELY*20) $finish; end // 定義結(jié)果顯示格式 initial $monitor($time,,,"clk=%d reset=%d out=%d", clk, reset,out); endmodule
modelsim仿真結(jié)果:
審核編輯:湯梓紅
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報投訴
-
FPGA
+關(guān)注
關(guān)注
1629文章
21729瀏覽量
602986 -
仿真
+關(guān)注
關(guān)注
50文章
4070瀏覽量
133552 -
計數(shù)器
+關(guān)注
關(guān)注
32文章
2256瀏覽量
94476 -
程序
+關(guān)注
關(guān)注
117文章
3785瀏覽量
81003 -
代碼
+關(guān)注
關(guān)注
30文章
4779瀏覽量
68521
原文標(biāo)題:4位計數(shù)器代碼及仿真程序
文章出處:【微信號:fpga加油站,微信公眾號:fpga加油站】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關(guān)推薦
用于4位計數(shù)器的SDK C程序怎么寫
嗨好朋友,我正在研究4位計數(shù)器我已經(jīng)創(chuàng)建了IP以及框圖設(shè)計。現(xiàn)在停止使用SDK c程序啟動硬件。這是我在HLS中的反擊#include #include“ap_int.h”#defin
發(fā)表于 05-19 12:18
1602液晶的6位計數(shù)器程序
;******************************;1602液晶6位計數(shù)器:本程序調(diào)試通過 *;************************************;* 硬件:此
發(fā)表于 04-21 22:44
?57次下載
4位十進(jìn)制可逆計數(shù)器電路
使用一片ICM7217A配4只共陰極LED數(shù)碼管,可構(gòu)成4位十進(jìn)制可逆計數(shù)器,其
發(fā)表于 12-10 13:55
?7525次閱讀
基于FPGA的PWM計數(shù)器改進(jìn)設(shè)計
簡單改變FPGA計數(shù)器規(guī)格使作為DAC功能PWM計數(shù)器的紋波降低。
發(fā)表于 04-06 11:11
?1976次閱讀
基于Multisim的計數(shù)器設(shè)計仿真
計數(shù)器是常用的時序邏輯電路器件,文中介紹了以四位同步二進(jìn)制集成計數(shù)器74LS161和異步二-五-十模值計數(shù)器74LS290為主要芯片,設(shè)計實(shí)現(xiàn)了任意模值
發(fā)表于 07-26 11:38
?134次下載
基于Proteus的任意進(jìn)制計數(shù)器設(shè)計與仿真
提出一種基于Proteus 軟件的任意進(jìn)制計數(shù)器的設(shè)計。以74LS163 集成計數(shù)器為基礎(chǔ),用置數(shù)法設(shè)計了兩種48 進(jìn)制計數(shù)器,采用Proteus 軟件對計數(shù)器進(jìn)行
發(fā)表于 07-29 18:53
?0次下載
計數(shù)器74LS161的Multisim仿真
本文主要介紹了計數(shù)器74LS161的Multisim仿真。74LS161是具有異步置零、計數(shù)、預(yù)置數(shù)和保持功能的可編程集成中規(guī)模同步4位二進(jìn)
發(fā)表于 01-17 18:19
?6.6w次閱讀
上百個Verilog HDL的程序設(shè)計實(shí)例代碼合集免費(fèi)下載
本文檔的主要內(nèi)容詳細(xì)介紹的是上百個Verilog HDL的程序設(shè)計實(shí)例代碼合集免費(fèi)下載包括了:4 位全加器,4
發(fā)表于 08-02 17:11
?73次下載
四位計數(shù)器的程序和電路圖及仿真等資料合集免費(fèi)下載
本文檔的主要內(nèi)容詳細(xì)介紹的是使用兩個按鍵實(shí)現(xiàn)加一減一的四位計數(shù)器的程序和電路原理圖及仿真等資料合集免費(fèi)下載 。
發(fā)表于 09-09 08:00
?2次下載
基于單片機(jī)定時器/計數(shù)器的時鐘設(shè)計及計數(shù)設(shè)計
/計數(shù)器編程方法第四部分 定時器/計數(shù)器仿真設(shè)計設(shè)計案例一原理圖動態(tài)仿真結(jié)果代碼設(shè)計案例二原理圖
發(fā)表于 11-05 09:06
?51次下載
基于FPGA的十進(jìn)制計數(shù)器
本方案是一個基于 FPGA ?的十進(jìn)制計數(shù)器。共陽極 7 段顯示器上的 0 到 9 十進(jìn)制計數(shù)器,硬件在 Xilinx Spartan 6 FPGA
發(fā)表于 12-20 14:52
?2次下載
基于ATmega8單片機(jī)基于T_CO的計數(shù)器設(shè)計Proteus仿真源程序
基于ATmega8單片機(jī)基于T_CO的計數(shù)器設(shè)計Proteus仿真源程序
發(fā)表于 05-05 09:34
?0次下載
同步4位計數(shù)器數(shù)據(jù)表
電子發(fā)燒友網(wǎng)站提供《同步4位計數(shù)器數(shù)據(jù)表.pdf》資料免費(fèi)下載
發(fā)表于 05-15 10:08
?0次下載
評論