大家好！今天給大家介紹一下GMII to RGMII IP 核的一些參數(shù)的含義。其他IP核參數(shù)請看文檔pg160。

調(diào)出IP核后，首先看到的是這樣一個(gè)界面：

這個(gè)界面上主要有以下參數(shù)：

組件名稱-組件名稱用作為核心生成的輸出文件的基本名稱。名稱必須以字母開頭，并且可以由以下字符組成：a到z、0到9以及下劃線（_）。

外部時(shí)鐘-選擇此選項(xiàng)可從外部獲取GMll時(shí)鐘。選擇時(shí)，確保GMII時(shí)鐘頻率適合線路速率：10Mb/s為2.5MHz，100Mb/s為25MHz，1000Mb/s為125MHz。

默認(rèn)情況下，GMll時(shí)鐘是在內(nèi)部生成的。GMll到RGMII IP有一個(gè)內(nèi)置的inclock生成器，用于分別為10Mb/s、100Mb/s和1000Mb/s的操作速度提供2.5MHz、25MHz和125MHz的頻率時(shí)鐘。

在設(shè)計(jì)中實(shí)例化IDELAYCTRL-選擇此選項(xiàng)可以實(shí)例化核心中的IDELAYCTRL基元。在設(shè)計(jì)中使用輸入/輸出延遲基元時(shí)，應(yīng)實(shí)例化IDELAYCTRL基元。此核心使用它們，默認(rèn)情況下選擇此選項(xiàng)。

如果您的設(shè)計(jì)為RGMII I/O映射到的I/O bank實(shí)例化了IDELAYCTRL基元，那么您不應(yīng)該選擇此選項(xiàng)。

IDELAYCTRL基元被實(shí)例化為共享邏輯的一部分，并且是核心配置中包含共享邏輯的核心的一部分。如果在示例設(shè)計(jì)配置中的包含共享邏輯中只存在一個(gè)核心實(shí)例，則需要在設(shè)計(jì)中實(shí)例化IDELAYCTRL基元。

PHY地址-PHY地址是用于識(shí)別MDIO事務(wù)中的核心的5位地址。有效范圍為0到31。此處的PHY地址必須與分配給板載PHY的地址不同。

在RGMII TXC上提供2 ns偏斜-選擇此選項(xiàng)可選擇RGMII TXC上相對于RGMII TXD添加2 ns偏斜的位置。如果在FPGA中添加偏斜，則可以通過ODELAY（僅存在于設(shè)備HPIO中）或通過MMCM添加。

重要提示：只有當(dāng)RGMll TXC引腳映射到設(shè)備上的高性能I/o組時(shí)，才能使用ODELAY的選項(xiàng)。

在核心中包括共享邏輯-選擇此選項(xiàng)可將共享時(shí)鐘資源作為核心本身的一部分包括在內(nèi)。當(dāng)設(shè)計(jì)中只使用一個(gè)核心實(shí)例，或者此核心實(shí)例是要使用的多個(gè)核心中的第一個(gè)時(shí)，請使用此選項(xiàng)生成。

在示例設(shè)計(jì)中包括共享邏輯-當(dāng)核心中不需要共享鎖定資源時(shí)，選擇此選項(xiàng)。只有在設(shè)計(jì)中使用了核心的多個(gè)實(shí)例，并且第一個(gè)核心實(shí)例已經(jīng)生成時(shí)，才使用此選項(xiàng)。這將保留時(shí)鐘資源。

經(jīng)驗(yàn)分享：

這個(gè)IP核在實(shí)際應(yīng)用中使用到的頻率還是比較高的。雖然它的參數(shù)很少，引腳接口大家都比較熟悉，但是在實(shí)際應(yīng)用時(shí)卻經(jīng)常出問題。而且有時(shí)候明明兩個(gè)工程師連線、配置一模一樣，會(huì)出現(xiàn)一個(gè)能正常工作，一個(gè)不能正常工作的情況。最容易出問題的地方是PHY地址，還要注意要添加對引腳的時(shí)序約束。

溫馨提示：PG160的中英文文檔我已經(jīng)免費(fèi)提供給大家，有需要的去這個(gè)鏈接自行保存下載。PG | xilinx中英文文檔（最新最全）

左右滑動(dòng)查看：