1 引言

我們?cè)趯W(xué)習(xí)STM32的時(shí)候，把被控單元的 FLASH，RAM，F(xiàn)SMC和AHB 到 APB 的橋（即片上外設(shè)），這些功能部件共同排列在一個(gè) 4GB 的地址空間內(nèi)。我們?cè)?a target="_blank">編程的時(shí)候，可以通過他們的地址找到他們，然后來操作他們（通過 C 語言對(duì)它們進(jìn)行數(shù)據(jù)的讀和寫）。它的地址是由芯片廠商或用戶分配，給__存儲(chǔ)器__分配地址的過程就稱為__存儲(chǔ)器映射。 我們可以根據(jù)每個(gè)單元功能的不同，以功能為名給這個(gè)內(nèi)存單元取一個(gè)別名，這個(gè)別名就是我們經(jīng)常說的__寄存器 。給已經(jīng)分配好地址的特定功能的__內(nèi)存單元取別名__的過程就叫__寄存器映射__。

然而筆者這里要講的寄存器和我們操作STM32的寄存器不是一個(gè)東西，這里是CPU中的寄存器，它是一個(gè)存儲(chǔ)器，其作用是進(jìn)行數(shù)據(jù)的__臨時(shí)存儲(chǔ)__。為了進(jìn)一步說明，筆者把CPU的寄存器叫做__內(nèi)部寄存器__。首先我們來回顧下ARM架構(gòu)CPU的內(nèi)部結(jié)構(gòu)。

控制單元是整個(gè)CPU的指揮控制中心 ，由程序計(jì)數(shù)器PC(Program Counter)，指令寄存器IR (Instruction Register)、指令譯碼器ID(Instruction Decoder)和操作控制器OC(Operation Controller)等，對(duì)協(xié)調(diào)整個(gè)電腦有序工作極為重要。它根據(jù)用戶預(yù)先編好的程序，依次從存儲(chǔ)器中取出各條指令，放在指令寄存器IR中，通過指令譯碼(分析)確定應(yīng)該進(jìn)行什么操作，然后通過操作控制器OC，按確定的時(shí)序，向相應(yīng)的部件發(fā)出微操作控制信號(hào)。操作控制器OC中主要包括節(jié)拍脈沖發(fā)生器、控制矩陣、時(shí)鐘脈沖發(fā)生器、復(fù)位電路和啟停電路等控制邏輯。

運(yùn)算單元可以執(zhí)行算術(shù)運(yùn)算(包括加減乘數(shù)等基本運(yùn)算及其附加運(yùn)算)和邏輯運(yùn)算(包括移位、邏輯測(cè)試或兩個(gè)值比較) 。相對(duì)控制單元而言，運(yùn)算器接受控制單元的命令而進(jìn)行動(dòng)作，即運(yùn)算單元所進(jìn)行的全部操作都是由控制單元發(fā)出的控制信號(hào)來指揮的，所以它是執(zhí)行部件。

存儲(chǔ)單元包括CPU片內(nèi)緩存和寄存器組 ，本文要將的內(nèi)部寄存器也就是這里的寄存器組。是CPU中暫時(shí)存放數(shù)據(jù)的地方，里面保存著那些等待處理的數(shù)據(jù)，或已經(jīng)處理過的數(shù)據(jù)，CPU訪問寄存器所用的時(shí)間要比訪問內(nèi)存的時(shí)間短。采用寄存器，可以減少CPU訪問內(nèi)存的次數(shù)，從而提高了CPU的工作速度。但因?yàn)槭艿叫酒娣e和集成度所限，寄存器組的容量不可能很大。寄存器組可分為專用寄存器和通用寄存器。專用寄存器的作用是固定的，分別寄存相應(yīng)的數(shù)據(jù)。而通用寄存器用途廣泛并可由程序員規(guī)定其用途，通用寄存器的數(shù)目因微處理器而異。

總的來說，CPU從內(nèi)存中一條一條地取出指令和相應(yīng)的數(shù)據(jù)，按指令操作碼的規(guī)定，對(duì)數(shù)據(jù)進(jìn)行運(yùn)算處理，直到程序執(zhí)行完畢為止。而指令又是開發(fā)者設(shè)計(jì)好的， 開發(fā)者可以通過改變內(nèi)部寄存器的內(nèi)容來實(shí)現(xiàn)對(duì)CPU的控制 。

CPU的內(nèi)部寄存器是一個(gè)存儲(chǔ)單元，它在CPU內(nèi)部。為了進(jìn)一步說明它的重要性，那就請(qǐng)看下圖。

為什么會(huì)出現(xiàn)多級(jí)緩存呢？最主要的原因就是CPU 的頻率太快了，而若是沒有緩存，直接讀取內(nèi)存中的數(shù)據(jù)又太慢了，我們不想讓 CPU 停下來等待，所以加入了一層讀取速度大于內(nèi)存但小于 CPU 的這么一層?xùn)|西，不同性能的CPU的緩存層數(shù)有一般不同。同樣內(nèi)存寄存器的存在也是為了提高CPU的利用率，它的讀寫速度比緩存又要快一個(gè)等級(jí)，從而節(jié)省讀取操作數(shù)所需占用總線和訪問存儲(chǔ)器的時(shí)間。

好了，接下里正式講解ARM的內(nèi)部寄存器。

2 ARM內(nèi)部寄存器

ARM 體系架構(gòu)的處理器提供了 16 個(gè) 32 位的通用寄存器(R0R15)，如下圖所示。前15個(gè)(R0R14)可以用作通用的數(shù)據(jù)存儲(chǔ)， R15 是程序計(jì)數(shù)器 PC，用來保存將要執(zhí)行的指令。 ARM 還提供了一個(gè)當(dāng)前程序狀態(tài)寄存器 CPSR 和一個(gè)備份程序狀態(tài)寄存器 SPSR，SPSR 寄存器就是 CPSR 寄存器的備份。

R0 - R12：通用寄存器。當(dāng)C和匯編互相調(diào)用時(shí)，R0 - R3用來傳遞函數(shù)參數(shù)。

R13：SP(Stack Pointer)，用于各種模式下的堆棧寄存器。

R14：LR(Link Register)，用來保存程序返回地址的鏈接寄存器。

R15：PC(Program Counter)，程序計(jì)數(shù)器，表示當(dāng)前指令地址，寫入新值即可跳轉(zhuǎn)。

CPSR：(Current Program Status Register)，保存程序狀態(tài)，比如上一條指令的執(zhí)行結(jié)果，也有控制作用，比如屏蔽中斷等。

值得注意的是，絕大部分的16位thumb只能訪問R0到R7，而32位thumb-2可以訪問全部寄存器。

ARM 處理器有 7 中常見的運(yùn)行模式：__ User(用戶模式)、 FIQ(快中斷模式)、 IRQ(中斷模式)、 SVC(管理模式)、 Abort(終止模式)、 Undef(未定義模式)和 Sys(系統(tǒng)模式)__。其中 User 是非特權(quán)模式，其余 6 中都是特權(quán)模式。但新的 Cortex-A 架構(gòu)加入了TrustZone 安全擴(kuò)展，所以就新加了一種運(yùn)行模式：Monitor(安全模式)，新的處理器架構(gòu)還支持虛擬化擴(kuò)展，因此又加入了另一個(gè)運(yùn)行模式： Hyp(虛擬化模式)，所以 Cortex-A7 處理器有9 種處理模式（上電后默認(rèn)進(jìn)入SVC模式）。

除了 User(USR)用戶模式以外，其它 8 種運(yùn)行模式都是特權(quán)模式。這幾個(gè)運(yùn)行模式可以通過軟件進(jìn)行任意切換，也可以通過中斷或者異常來進(jìn)行切換。大多數(shù)的程序都運(yùn)行在用戶模式，用戶模式下是不能訪問系統(tǒng)所有資源的，有些資源是受限的，要想訪問這些受限的資源就必須進(jìn)行模式切換。但是用戶模式是不能直接進(jìn)行切換的，用戶模式下需要借助異常來完成模式切換，當(dāng)要切換模式的時(shí)候，應(yīng)用程序可以產(chǎn)生異常，在異常的處理過程中完成處理器模式切換。

當(dāng)中斷或者異常發(fā)生以后，處理器就會(huì)進(jìn)入到相應(yīng)的異常模式種，每一種模式都有一組寄存器供異常處理程序使用，這樣的目的是為了保證在進(jìn)入異常模式以后，用戶模式下的寄存器不會(huì)被破壞。

值得注意的是，一般Cortex-A系列的處理器都有常見的7中模式，而Cortex-M只有兩種運(yùn)行模式， 特權(quán)模式和非特權(quán)模式 ，但是 Cortex-A 就有 9 種運(yùn)行模式。

在不同的工作模式和處理器狀態(tài)下，程序員可以訪問的寄存器也不盡相同。每一種運(yùn)行模式都有一組與之對(duì)應(yīng)的寄存器組。每一種模式可見的寄存器包括 15 個(gè)通用寄存器(R0~R14)、一兩個(gè)程序狀態(tài)寄存器和一個(gè)程序計(jì)數(shù)器 PC。在這些寄存器中，有些是所有模式所共用的同一個(gè)物理寄存器，有一些是各模式自己所獨(dú)立擁有的，各個(gè)模式所擁有的寄存器如下表。

藍(lán)色背景的是各個(gè)模式所獨(dú)有的寄存器，其他寄存器都是和User 模式所共用的。除了User和System模式外，各種模式都有自己獨(dú)立的R13和R14，當(dāng)然HYP除外。在所有的模式中，低寄存器組(R0~R7)是共享同一組物理寄存器的，只是一些高寄存器組在不同的模式有自己獨(dú)有的寄存器。

2.1 程序狀態(tài)寄存器

所有的處理器模式都共用一個(gè) CPSR 物理寄存器，因此 CPSR 可以在任何模式下被訪問。CPSR 是當(dāng)前程序狀態(tài)寄存器，該寄存器包含了條件標(biāo)志位、中斷禁止位、當(dāng)前處理器模式標(biāo)志等一些狀態(tài)位以及一些控制位。所有的處理器模式都共用一個(gè) CPSR 必然會(huì)導(dǎo)致沖突，為此，除了 User 和 Sys 這兩個(gè)模式以外，其他 7 個(gè)模式每個(gè)都配備了一個(gè)專用的物理狀態(tài)寄存器SPSR(備份程序狀態(tài)寄存器)，當(dāng)特定的異常中斷發(fā)生時(shí)， SPSR 寄存器用來保存當(dāng)前程序狀態(tài)寄存器(CPSR)的值，當(dāng)異常退出以后可以用 SPSR 中保存的值來恢復(fù) CPSR。

因?yàn)?User 和 Sys 這兩個(gè)模式不是異常模式，所以并沒有配備 SPSR，因此不能在 User 和Sys 模式下訪問 SPSR，會(huì)導(dǎo)致不可預(yù)知的結(jié)果。由于 SPSR 是 CPSR 的備份，因此 SPSR 和CPSR 的寄存器結(jié)構(gòu)相同。如下圖所示。

1.標(biāo)志位

N、Z、C、V均為條件碼標(biāo)志位。它們的內(nèi)容可被算術(shù)或邏輯運(yùn)算的結(jié)果所改變，并且可以決定某條指令是否被執(zhí)行。

2.Q標(biāo)志位

在ARMv5以前的版本Q標(biāo)志位沒有意義，屬于帶擴(kuò)展的位。在ARMv5以后的版本Q位用于判斷是否發(fā)生了溢出。

3.控制位

CPSR的低8位統(tǒng)稱為控制位。當(dāng)發(fā)生異常時(shí),這些位也發(fā)生了相應(yīng)的變化。另外，在特權(quán)模式下，也可以通過軟件編程的方式來改變這些位的值。

• 中斷禁止位

I=1，IQR被禁止，

F=1，F(xiàn)IQ被禁止。

• 狀態(tài)控制位

T=0是ARM狀態(tài)，

T=1是Thumb狀態(tài)。

• 模式控制位

M[4:0]為模式控制位。

值得注意的是，對(duì)于Cortex-M3/M4系列的處理器，與CPSR對(duì)應(yīng)的是xPSR。

xPSR實(shí)際上對(duì)應(yīng)3個(gè)寄存器：

① APSR：Application PSR，應(yīng)用PSR

② IPSR：Interrupt PSR，中斷PSR

③ EPSR：Exectution PSR，執(zhí)行PSR

這3個(gè)寄存器含義如下：

程序寄存器的位域描述如下：

這3個(gè)寄存器，可以單獨(dú)訪問：

MRS R0, APSR ;讀APSR

MRS R0, IPSR ;讀IPSR

MSR APSR, R0 ;寫APSR

這3個(gè)寄存器，也可以一次性訪問：

MRS R0, PSR ; 讀組合程序狀態(tài)

MSR PSR, R0 ; 寫組合程序狀態(tài)

所謂組合程序狀態(tài)，如下表所示：

2.2 程序計(jì)數(shù)器（PC）

馮 ·諾伊曼計(jì)算機(jī)體系結(jié)構(gòu)的主要內(nèi)容之一就是“程序預(yù)存儲(chǔ)，計(jì)算機(jī)自動(dòng)執(zhí)行”！處理器要執(zhí)行的程序（指令序列）都是以二進(jìn)制代碼序列方式預(yù)存儲(chǔ)在計(jì)算機(jī)的存儲(chǔ)器中，處理器將這些代碼逐條地取到處理器中再譯碼、執(zhí)行，以完成整個(gè)程序的執(zhí)行。為了保證程序能夠連續(xù)地執(zhí)行下去，CPU必須具有某些手段來確定下一條取指指令的地址。程序計(jì)數(shù)器（PC ）正是起到這種作用，所以通常又稱之為‘指令計(jì)數(shù)器’。CPU總是按照PC的指向?qū)χ噶钚蛄羞M(jìn)行取指、譯碼和執(zhí)行，也就是說，最終是PC 決定了程序運(yùn)行流向。故而，程序計(jì)數(shù)器（PC ）屬于特別功能寄存器范疇，不能自由地用于存儲(chǔ)其他運(yùn)算數(shù)據(jù)。

在程序開始執(zhí)行前，將程序指令序列的起始地址，即程序的第一條指令所在的內(nèi)存單元地址送入PC，CPU 按照 PC的指示從內(nèi)存讀取第一條指令（取指）。當(dāng)執(zhí)行指令時(shí)，CPU自動(dòng)地修改PC 的內(nèi)容，即每執(zhí)行一條指令PC增加一個(gè)量，這個(gè)量等于指令所含的字節(jié)數(shù)（指令字節(jié)數(shù)），使 PC總是指向下一條將要取指的指令地址。由于大多數(shù)指令都是按順序來執(zhí)行的，所以修改PC 的過程通常只是簡(jiǎn)單的對(duì)PC 加“指令字節(jié)數(shù)”。

當(dāng)程序轉(zhuǎn)移時(shí)，轉(zhuǎn)移指令執(zhí)行的最終結(jié)果就是要改變PC的值，此PC值就是轉(zhuǎn)去的目 標(biāo)地址。處理器總是按照PC 指向取指、譯碼、執(zhí)行，以此實(shí)現(xiàn)了程序轉(zhuǎn)移。

ARM 處理器中使用R15 作為PC，它總是指向取指單元，并且ARM 處理器中只有一個(gè)PC 寄存器，被各模式共用 。R15 有32 位寬度（下述標(biāo)記為R15[31:0]，表示R15 的‘第31位’到‘第0位'），ARM 處理器可以直接尋址4GB 的地址空間（2^32 = 4G ）。

(解釋什么是字對(duì)齊什么是半字對(duì)齊)存儲(chǔ)器是計(jì)算機(jī)中用于記憶數(shù)據(jù)信息的電子裝置，它通過記憶“高/低”電平記憶“1/0”能記憶 1 位“1/0”數(shù)據(jù)的電子單元，稱之為存儲(chǔ)元，計(jì)算機(jī)中的存儲(chǔ)器通常將每8 個(gè)這樣的存儲(chǔ)元組成一個(gè)單元，稱之為字節(jié)，字節(jié)是處理器訪問存儲(chǔ)器的最小單位。ARM 處理器對(duì)存儲(chǔ)器空間的訪問分辨率以字節(jié)為最小單位；ARM 處理器還支持 16bit 數(shù)據(jù)（2 字節(jié)）的存儲(chǔ)器訪問和 32bit數(shù)據(jù)（4 子節(jié)）的存儲(chǔ)器訪問。在ARM 中將32 位的數(shù)據(jù)稱之為‘字’，將 16 位的數(shù)據(jù)稱之為‘半字’。

ARM 處理器在對(duì)于“字”/ “半字”數(shù)據(jù)進(jìn)行訪問時(shí)，對(duì)數(shù)據(jù)的存儲(chǔ)格式是有要求的。要求被訪問的“半字”必須存放在存儲(chǔ)器緊鄰的兩個(gè)字節(jié)單元，并且首字節(jié)地址必須能被2整除，這樣存儲(chǔ)的 16bit 數(shù)據(jù)稱為 ‘半字對(duì)齊’存儲(chǔ)數(shù)據(jù)，16bit 數(shù)據(jù)這樣的存儲(chǔ)方式稱為‘半字對(duì)齊’存儲(chǔ)。類似的，ARM 處理器在進(jìn)“字”數(shù)據(jù)訪問時(shí)，要求被訪問的“字”必須存放在存儲(chǔ)器緊鄰的4 個(gè)字節(jié)單元，并且首字節(jié)地址必須能被4 整除，這樣存儲(chǔ)的32bit數(shù)據(jù)稱為‘字對(duì)齊’存儲(chǔ)數(shù)據(jù)，32bit 數(shù)據(jù)這樣的存儲(chǔ)方式稱為‘字對(duì)齊’存儲(chǔ)。

能被2 整除數(shù)據(jù)的二進(jìn)制表示，其最低位一定是‘0’；能被4 整除數(shù)據(jù)的二進(jìn)制表示，其最低兩位一定是‘00’。ARM 體系要求32 位長(zhǎng)的ARM 指令在存儲(chǔ)器中必須字對(duì)齊存儲(chǔ)，16 位長(zhǎng)的 Thumb 指令必須半字對(duì)齊存儲(chǔ)。因此，在ARM 狀態(tài)下，R15 的值總是能被4 整除，也就是R15 寄存器的最低2 位總是 0；Thumb 狀態(tài)下，R15 的值總是能被2 整除，也就是R15 寄存器的最低位總是0。
審核編輯：湯梓紅