本文討論從GSM到OC-192及更高版本的高速串行通信的時鐘數(shù)據(jù)恢復(fù)（CRD）。它解釋了如何通過典型鏈接轉(zhuǎn)換和重新捕獲數(shù)據(jù)。本文還研究了不同的CDR方案以及參考振蕩器在通信鏈路發(fā)射端和接收端的作用。

時鐘數(shù)據(jù)恢復(fù) （CDR） 在電信、光收發(fā)器、數(shù)據(jù)和存儲區(qū)域網(wǎng)絡(luò)以及無線產(chǎn)品中的應(yīng)用比比皆是。隨著設(shè)計需要更大的帶寬，以及分配和頻譜帶寬使用量的增加，CDR技術(shù)的優(yōu)勢變得越來越重要。此外，供應(yīng)商及其產(chǎn)品正在從并行接口遷移到串行接口，用于系統(tǒng)和板級接口。

近年來，CDR技術(shù)的使用越來越多，因為需要處理背板上更寬的并行總線寬度，同時管理接收器的時鐘和數(shù)據(jù)偏斜。此外，路由這些信號可能很困難，因為它們會消耗電路板空間和功耗，并且需要多層布線方案來管理信號和線路端接。使用高位寬數(shù)據(jù)總線產(chǎn)生的EMI也是一個問題。

由于新通信技術(shù)的出現(xiàn)、電信號處理的改進(jìn)以及需要通過 FR-4 和背板、光學(xué)和無線介質(zhì)發(fā)送多千兆位電信號，CDR 非常重要。在傳輸之前將時鐘和數(shù)據(jù)結(jié)合起來的通信技術(shù)并不新鮮。時鐘和數(shù)據(jù)的組合確保時鐘和數(shù)據(jù)信號始終同時到達(dá)。然而，訣竅是接收器上的時鐘和數(shù)據(jù)分離。這是通過CDR電路實現(xiàn)的。從并行到串行格式獲取數(shù)據(jù)的產(chǎn)品（反之亦然）稱為串行器/解串器（或簡稱“SerDes”）。這些產(chǎn)品通常具有CDR模塊來反序列化串行數(shù)據(jù)流。

本文探討了在高速串行通信鏈路應(yīng)用中成功實現(xiàn)CDR所需的CDR組件。概述了典型的高速串行通信鏈路，介紹了如何通過鏈路轉(zhuǎn)換和重新捕獲數(shù)據(jù)。針對一般 CDR 拓?fù)溆懻摿瞬煌?CDR 方案。此外，還特別注意參考振蕩器在鏈路發(fā)射側(cè)和接收端的作用。

高速串行通信中的時鐘和數(shù)據(jù)恢復(fù)

圖1提供了高速串行通信鏈路的基本示意圖。并行數(shù)據(jù)（位 b1， b2， b3,...bn） 以頻率 f 到達(dá)傳輸串行器t.在序列化程序中，數(shù)據(jù)從并行格式轉(zhuǎn)換為串行格式。開發(fā)串行比特流的最小比特率等于 n x ft，其中 n 是并行數(shù)據(jù)位的總數(shù)。由此產(chǎn)生的頻率（比特率）可以高于ft取決于數(shù)據(jù)是編碼為滿足誤碼率 （BER） 性能的通道要求，還是在接收端 CDR 提供豐富的轉(zhuǎn)換內(nèi)容。 Reed-Solomon前向糾錯（FEC）和8B10B編碼分別是信道編碼或在接收CDR處創(chuàng)建豐富轉(zhuǎn)換內(nèi)容的每個示例。 然后，該串行數(shù)據(jù)準(zhǔn)備好傳輸?shù)酵ǖ啦l(fā)送到接收器， 終于到達(dá)反序列化器。此基本通信模塊適用于通過光纖、空氣或背板傳輸?shù)臄?shù)據(jù)。

圖1.時鐘和數(shù)據(jù)恢復(fù)是高速串行通信鏈路的基礎(chǔ)。

定時（時鐘）在CDR應(yīng)用中至關(guān)重要。在系統(tǒng)設(shè)計過程中，設(shè)計人員確定如何將數(shù)據(jù)從并行格式驅(qū)動為串行格式，以便通過通道進(jìn)行傳輸和接收，同時等待傳輸信號的通道失真。將設(shè)計劣化對數(shù)據(jù)信號的影響降至最低對于保護(hù)信噪比和保持誤碼率性能非常重要。例如，在跨背板的數(shù)字傳輸方案中，系統(tǒng)的抖動性能非常重要，因為高速電信號會穿越各種長度（FR-4和背板），從而導(dǎo)致信號電平和時變失真方面的信號衰減。

時鐘數(shù)據(jù)恢復(fù)的核心是基于鎖相環(huán)（PLL）的電路，在某些情況下可以基于數(shù)字。圖2是基本PLL框圖，可用于通信鏈路的串行器或傳輸端，如圖1所示。PLL模塊包括一個鑒頻檢波器（PD）、濾波器（LPF）、壓控振蕩器（VCO）和一個分頻鏈（1/n）。分頻鏈用于為PD提供相當(dāng)?shù)念l率輸入。通過這種方式，VCO的輸出與非常穩(wěn)定的基準(zhǔn)輸入V相位對齊裁判.該P(yáng)LL模塊的目的是將參考頻率乘以固定量（n），即VCO的固有頻率。在大多數(shù)情況下，V裁判將基于石英，提供高度的穩(wěn)定性和準(zhǔn)確性以及出色的相位噪聲特性。此外，該基準(zhǔn)電壓源可以進(jìn)行溫度補(bǔ)償或電壓補(bǔ)償，具體取決于所需的應(yīng)用或系統(tǒng)要求。在基于 SONET 的應(yīng)用程序中，此引用可能滿足特定的層級別（即層級別 3、3E 或 4）。

圖2.時鐘乘法應(yīng)用由PLL驅(qū)動。

在接收端，CDR PLL模塊的外觀略有不同，以滿足檢索時鐘和數(shù)據(jù)的需求。如圖3所示，組合的時鐘/數(shù)據(jù)信號通過緩沖器進(jìn)入PLL模塊，該緩沖器饋送兩條不同的路徑。一條路徑饋送數(shù)據(jù)決策 （DEC） 模塊，而第二條路徑饋送時鐘恢復(fù)模塊。時鐘恢復(fù)模塊看起來非常類似于圖2的PLL模塊減去1/n模塊。從VCO恢復(fù)的時鐘用作DEC的采樣輸入、相位頻率檢波器的反饋，以及下游的系統(tǒng)時序要求。在圖1中，該恢復(fù)時鐘被分頻為并行時鐘頻率，以驅(qū)動解串器模塊。

圖3.對基本PLL模塊的修改用于實現(xiàn)CDR電路。

時鐘/數(shù)據(jù)恢復(fù)中的參考振蕩器

圖中所示的參考振蕩器說明了應(yīng)用于振蕩器輸入的VCO。該電壓控制由LPF級建立。通常，VCO或壓控晶體振蕩器（VCXO）可用作環(huán)路振蕩器，如圖3所示。環(huán)路振蕩器的主要作用是跟蹤輸入時鐘/數(shù)據(jù)的頻率偏差。此外，它還將此時鐘提供給 CDR（解串器）下游的其他組件。這是通過LPF的輸出實現(xiàn)的，LPF驅(qū)動VCO或VCXO的電壓控制輸入。

在電信、無線和數(shù)據(jù)通信的CDR應(yīng)用中，輸入的數(shù)據(jù)信號加時鐘應(yīng)具有相對穩(wěn)定的頻率特性。這假設(shè)傳輸時鐘滿足一定的精度和穩(wěn)定性規(guī)格。在接收側(cè)，設(shè)計排除了最小和最大精度/穩(wěn)定性。如果發(fā)射時鐘頻率預(yù)計為規(guī)定頻率的±50ppm，則接收時鐘將具有最小±50ppm的頻率調(diào)整能力。但是，出于設(shè)計目的，請考慮略大于±50ppm的頻率調(diào)整能力。這種擴(kuò)展的頻率調(diào)整功能可適應(yīng)信道的任何額外信號頻率失真或通信中斷。

盡管PLL試圖驅(qū)動到靜態(tài)狀態(tài)，這意味著頻率鎖定已經(jīng)建立，但在某些情況下，電壓控制輸入可能會以高于預(yù)期的速率移動。LPF 帶寬決定了 PLL 可以保持鎖定的最大速率。最終，接收VCO（或VCXO）的作用是跟蹤和再現(xiàn)恢復(fù)的時鐘。

在CDR中沒有數(shù)據(jù)/時鐘輸入的情況下，CDR需要在指定的時間內(nèi)為任何下游通信要求（即解串器）提供參考信號。

在某些應(yīng)用中，將使用VCO/VCXO組合。在圖 4 中，VCO/VCXO 至少為通用 CDR 配置帶來了兩個好處。首先，增加VCXO可以快速調(diào)節(jié)VCO頻率，使其與預(yù)期的時鐘/數(shù)據(jù)信號相匹配。選擇VCXO頻率以匹配預(yù)期的時鐘頻率范圍。例如，寬帶VCO可能需要數(shù)千個樣本才能鎖定到傳入數(shù)據(jù)流。VCXO和鎖檢測電路的添加可確保VCO保持一定的工作頻率，并有助于在啟動條件下提供更可預(yù)測的鎖定時間。其次，如果時鐘/數(shù)據(jù)輸入長時間丟失，則添加VCXO很有幫助。在沒有時鐘/數(shù)據(jù)信號的情況下，系統(tǒng)將參考非常穩(wěn)定的基于石英的振蕩器（V裁判） 提供保持，直到時鐘/數(shù)據(jù)信號從信號丟失 （LOS） 中恢復(fù)。保持是一種規(guī)范，適用于參考時鐘在特定時間段內(nèi)保持一定精度的能力（例如，4 小時內(nèi)保持 ±6.24ppm）。

圖4.對基本 CDR 塊的修改可輕松鎖定傳入時鐘/數(shù)據(jù)流。

結(jié)論

各種解決方案適用于時鐘/數(shù)據(jù)恢復(fù)和重定時、串行器和解串器、時鐘發(fā)生器和通信應(yīng)用的TCXO。這些器件允許設(shè)計人員開發(fā)頻率范圍為 10MHz 至 10GHz 的電路，并支持從 GSM 到 OC-192 及以上的應(yīng)用。隨著設(shè)計對更大帶寬的要求越來越高，CDR 技術(shù)是電信、光收發(fā)器、數(shù)據(jù)和存儲區(qū)域網(wǎng)絡(luò)以及無線應(yīng)用的理想選擇。

審核編輯：郭婷