RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

CRC校驗(yàn)碼的多種Verilog實(shí)現(xiàn)方式

冬至子 ? 來源:FPGA探索者 ? 作者:FPGA探索者 ? 2023-06-21 15:03 ? 次閱讀

Verilog實(shí)現(xiàn)CRC-8的串行計(jì)算,G(D)=D8+D2+D+1,計(jì)算流程如下圖所示:

圖片

一、分析

CRC循環(huán)冗余校驗(yàn)碼(Cyclic Redundancy Check),檢錯(cuò)碼。

(1)該題目所述為CRC-8,即輸出8位CRC校驗(yàn)值,給定一段長為N-bit的有效輸入序列,輸出(N+8)-bit的數(shù)據(jù),其中前N-bit數(shù)據(jù)為輸入的原始數(shù)據(jù),添加的8-bit數(shù)據(jù)為CRC校驗(yàn)數(shù)據(jù);

(2)該CRC-8的生成多項(xiàng)式為G(D)=D8+D2+D+1,對(duì)CRC進(jìn)行簡化表示時(shí)可以忽略最高位的D8,結(jié)合圖示中三個(gè)異或運(yùn)算的位置更容易理解生成多項(xiàng)式,8位CRC有8個(gè)寄存器C0~C7,根據(jù)多項(xiàng)式,C0、C1和C2的輸入是由異或運(yùn)算而來;

圖片

二、Verilog編程

1. 并行計(jì)算,串行輸出

對(duì)于輸入位寬為****1 的輸入,這種方法的計(jì)算非常簡單,直接根據(jù)生成多項(xiàng)式運(yùn)算 。

注意! 如果輸入位寬不為1,則需要根據(jù)多項(xiàng)式進(jìn)行化簡,可以生成運(yùn)算邏輯和代碼)

1.1 自己一步一步寫

1 )先定義8個(gè)寄存器****reg [7:0]

reg [7:0] crc_reg_q;// 寄存器 Q 輸出端
reg [7:0] crc_reg_d;// 寄存器 D 輸入端

(對(duì)crc_reg_d,使用always賦值就定義成reg,使用assign就定義成wire)

2 )異或計(jì)算

** 寄存器0的輸入** crc_reg_d[0] ,來自寄存器7的輸出 crc_reg_q[7] 和數(shù)據(jù)輸入****data_in 異或運(yùn)算 ,即:

crc_reg_d [0] = crc_reg_q[7] ^ data_in;

同理可得:

always @ (*)
begin
       crc_reg_d[0] = crc_reg_q[7] ^ data_in;
crc_reg_d[1] = crc_reg_q[7] ^ data_in ^ crc_reg_q[0];
crc_reg_d[2] = crc_reg_q[7] ^ data_in ^ crc_reg_q[1];
crc_reg_d[3] = crc_reg_q[2];
crc_reg_d[4] = crc_reg_q[3];
crc_reg_d[5] = crc_reg_q[4];
crc_reg_d[6] = crc_reg_q[5];
crc_reg_d[7] = crc_reg_q[6];
end

上述使用組合邏輯實(shí)現(xiàn)異或運(yùn)算和數(shù)據(jù)的傳遞,另外,對(duì)于每個(gè)寄存器的輸入到輸出(D端到Q端),使用時(shí)序邏輯,并且按照題目要求,設(shè)置初始值為全1,將數(shù)據(jù)有效標(biāo)志作為控制邏輯:

always @ (posedge clk)
begin
    if( rst)
              crc_reg_q <= 8’hff;
       elsebegin
              if(data_valid )
                     crc_reg_q<= crc_reg_d;// 輸入數(shù)據(jù)有效就更新值
else
                     crc_reg_q<= crc_reg_q;// 輸入數(shù)據(jù)無效就等待
       end
end

3 )串行輸出

上述已經(jīng)實(shí)現(xiàn)了并行的 CRC,計(jì)算出的 CRC 結(jié)果就是直接的 8 位 CRC,按照題目要求,需要串行輸出 CRC 結(jié)果。

思路:寫一個(gè)計(jì)數(shù)器,當(dāng)需要輸出 CRC 時(shí),串行計(jì)數(shù)輸出,實(shí)現(xiàn)并串轉(zhuǎn)換。這里,由于題目給了一個(gè)信號(hào) crc_start,我把這個(gè)信號(hào)作為 CRC 的標(biāo)志,當(dāng) data_valid 有效時(shí)表示輸入的是數(shù)據(jù),當(dāng) data_valid 無效且crc_start 有效表示數(shù)據(jù)輸入完畢,該輸出 CRC 了。

reg [2:0] count;
always @ (posedge clk)
begin
    if(rst)begin
       crc_out <= 0;
        count<= 0;
    end
    elsebegin
       if(data_valid) begin
           crc_out <= data_in;
           crc_valid <= 1'b0;
        end
        elseif(crc_start)begin
           count <= count + 1'b1;
           crc_out <= crc_reg_q [7-count];
           crc_valid <= 1'b1;
        end
        elsebegin
           crc_valid <= 1'b0;
        end
    end
end

1.2 CRC Generator自動(dòng)生成

圖片

根據(jù)生成多項(xiàng)式,勾選1、X1、X2即可(對(duì)應(yīng)1+D1+D2,最高位的D8不用管)。

圖片

//-----------------------------------------------------------------------------
// Copyright (C) 2009 OutputLogic.com 
// This source file may be used and distributedwithout restriction 
// provided that this copyright statement is notremoved from the file 
// and that any derivative work contains theoriginal copyright notice 
// and the associated disclaimer. 
// 
// THIS SOURCE FILE IS PROVIDED "ASIS" AND WITHOUT ANY EXPRESS 
// OR IMPLIED WARRANTIES, INCLUDING, WITHOUTLIMITATION, THE IMPLIED 
// WARRANTIES OF MERCHANTIBILITY AND FITNESS FORA PARTICULAR PURPOSE. 
//-----------------------------------------------------------------------------
// CRC module for data[0:0] ,  crc[7:0]=1+x^1+x^2+x^8;
//-----------------------------------------------------------------------------
module crc(
  input [0:0] data_in,
  input crc_en,
  output [7:0] crc_out,
  input rst,
  input clk);


  reg [7:0] lfsr_q,lfsr_c;


  assign crc_out = lfsr_q;


  always @(*) begin
    lfsr_c[0] = lfsr_q[7] ^ data_in[0];
    lfsr_c[1] = lfsr_q[0] ^ lfsr_q[7]^ data_in[0];
    lfsr_c[2] = lfsr_q[1] ^ lfsr_q[7]^ data_in[0];
    lfsr_c[3] = lfsr_q[2];
    lfsr_c[4] = lfsr_q[3];
    lfsr_c[5] = lfsr_q[4];
    lfsr_c[6] = lfsr_q[5];
    lfsr_c[7] = lfsr_q[6];


  end // always


  always @(posedge clk, posedge rst) begin
    if(rst) begin
      lfsr_q <= {8{1'b1}};
    end
    else begin
      lfsr_q <= crc_en ? lfsr_c: lfsr_q;
    end
  end // always
endmodule // crc

將上述代碼按照題目要求改變輸入輸出的名稱,并進(jìn)行串并轉(zhuǎn)換(并->串)即可。

圖片

1.3 easics自動(dòng)生成

(1)1處選擇CRC的生成多項(xiàng)式,這里與1.2的不同在于,要把最高位的D8選上,easics能識(shí)別的CRC協(xié)議更多;

(2)2處自動(dòng)識(shí)別出這個(gè)CRC多項(xiàng)式其實(shí)是CRC8 ATM HEC協(xié)議使用的 CRC;

(3)3處設(shè)置輸入數(shù)據(jù)位寬為1;

(4)選擇生成Verilog代碼;

(5)下載代碼。

圖片

仔細(xì)閱讀代碼注釋,注意!

convention: the first serial bit is D[0]

數(shù)據(jù)的最低位先輸出 ,此代碼將會(huì)把低位作為異或移出位,而上面已經(jīng)提到的兩種方法均是將最高位作為移出位去異或, 所以,代碼中需要稍作修改 ,將d[0]改成d[7],d[1]改成d[6],…,以此類推,c[0]- c[7]不要變。

有興趣的可以去看看【大小端問題】,在不同處理器、不同協(xié)議中非常常見。

///////////////////////////////////////////////////////////////////////////////
// Copyright (C) 1999-2008 Easics NV.
// This source file may be used and distributedwithout restriction
// provided that this copyright statement is notremoved from the file
// and that any derivative work contains theoriginal copyright notice
// and the associated disclaimer.
//
// THIS SOURCE FILE IS PROVIDED "AS IS"AND WITHOUT ANY EXPRESS
// OR IMPLIED WARRANTIES, INCLUDING, WITHOUTLIMITATION, THE IMPLIED
// WARRANTIES OF MERCHANTIBILITY AND FITNESS FOR APARTICULAR PURPOSE.
//
// Purpose : synthesizable CRC function
//   *polynomial: x^8 + x^2 + x^1 + 1
//   * datawidth: 1
//
// Info : tools@easics.be
//       http://www.easics.com
///////////////////////////////////////////////////////////////////////////////
module CRC8_D1;


  //polynomial: x^8 + x^2 + x^1 + 1
  // datawidth: 1
  //convention: the first serial bit is D[0]
  function[7:0] nextCRC8_D1;


    inputData;
    input[7:0] crc;
    reg [0:0]d;
    reg [7:0]c;
    reg [7:0]newcrc;
  begin
    d[0] =Data;
    c = crc;


    newcrc[0]= d[0] ^ c[7];
    newcrc[1]= d[0] ^ c[0] ^ c[7];
    newcrc[2]= d[0] ^ c[1] ^ c[7];
    newcrc[3]= c[2];
    newcrc[4]= c[3];
    newcrc[5]= c[4];
    newcrc[6]= c[5];
    newcrc[7]= c[6];
   nextCRC8_D1 = newcrc;
  end
  endfunction
endmodule

2. 串行計(jì)算,串行輸出(函數(shù)function用法)

CRC****計(jì)算的重要思想是不斷的消除最高位。

(1) 新建函數(shù)function

Verilog函數(shù)名為next_crc,輸入信號(hào)為 data_in 和 current_crc,輸出信號(hào)為8位的新 crc。

函數(shù)功能為:根據(jù)輸入信號(hào)data_in,跳轉(zhuǎn)CRC的狀態(tài);

函數(shù)的設(shè)計(jì)邏輯為:

(a)將CRC寄存器的數(shù)據(jù)左移1位,低位補(bǔ)零,得到

{current_crc[6:0],1'b0}     (其中{ }為位拼接符);

(b)新輸入的數(shù)據(jù)data_in和移出的CRC最高位做異或得到

current_crc[7]^data_in;

(c)使用位拼接符對(duì)異或結(jié)果進(jìn)行位擴(kuò)展,CRC-8進(jìn)行8位的擴(kuò)展,得到

{8{current_crc[7]^data_in}};

(d)擴(kuò)展后的數(shù)據(jù)和生成多項(xiàng)式進(jìn)行與運(yùn)算,得到

{8{current_crc[7]^data_in}} & (8'h07);

(e)將(a)的數(shù)據(jù)和(d)的數(shù)據(jù)進(jìn)行異或運(yùn)算,得到CRC結(jié)果;

next_crc = {current_crc[6:0],1'b0} ^({8{current_crc[7]^data_in}} & (8'h07));

上述,(a)是對(duì)CRC低位的處理,(b)-(d)是對(duì)CRC最高位的處理。

8’h07****從何而來?

因?yàn)樯啥囗?xiàng)式 G(D) = D8+D2+D1+D0 ,前面提到了最高位的D8不用管,那么使用8位去表示為 ** 0000_0111** ,即低3位為 1 ,其余為 0 ,即 8’h07 。

function [7:0] next_crc;
    inputdata_in;
    input[7:0] current_crc;


    begin
       next_crc = {current_crc[6:0],1'b0} ^ ({8{current_crc[7]^data_in}} &(8'h07));
    end


endfunction

(2) 調(diào)用function****函數(shù)

初始化時(shí)給寄存器賦值全為1,當(dāng)數(shù)據(jù)有效時(shí),進(jìn)行CRC計(jì)算。

reg [7:0] crc_reg;
always @ (posedge clk)
begin
    if(rst)begin
       crc_reg <= 8'hff;
    end
    elsebegin
       if(data_valid) begin
           crc_reg <= next_crc(data_in, crc_reg);
        end
    end
end

**(3) **串行輸出(串并轉(zhuǎn)換)

按照上面的老方法,串并轉(zhuǎn)換(并->串)。

輸入32個(gè)1,先輸出輸入的32個(gè)1,緊跟著輸出32個(gè)1的CRC校驗(yàn)值8’b00001111。

圖片

三、原理圖設(shè)計(jì)

使用Quartus原理圖設(shè)計(jì),調(diào)用DFF觸發(fā)器和XOR異或門搭建題目所示的CRC邏輯。

圖片

這里沒有做data_valid的控制,輸入數(shù)據(jù)是連續(xù)的32個(gè)1,輸入完成后的CRC值是8’h0f,串行輸出8位二進(jìn)制數(shù)據(jù) 8’b00001111。

圖片

四、擴(kuò)展

1. 并行計(jì)算并行輸出

(1)對(duì)于單bit輸入的序列,只要將并行計(jì)算串行輸出的串并轉(zhuǎn)換去掉,直接輸出8-bit的CRC校驗(yàn)值即可;

(2)對(duì)于多bit同時(shí)輸入的序列,通過介紹的兩個(gè)在線平臺(tái)去生成運(yùn)算邏輯(筆試肯定不會(huì)喪心病狂到考多bit并行);

2. 查表法

實(shí)際工程中,為了減少運(yùn)算量,還經(jīng)常使用一種查表法,將CRC的校驗(yàn)表直接存儲(chǔ)在ROM中,進(jìn)行索引查找,常見的CRC表可以自行去查找,這里只是拋磚引玉。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 寄存器
    +關(guān)注

    關(guān)注

    31

    文章

    5336

    瀏覽量

    120230
  • 計(jì)數(shù)器
    +關(guān)注

    關(guān)注

    32

    文章

    2256

    瀏覽量

    94476
  • 觸發(fā)器
    +關(guān)注

    關(guān)注

    14

    文章

    2000

    瀏覽量

    61132
  • CRC校驗(yàn)
    +關(guān)注

    關(guān)注

    0

    文章

    84

    瀏覽量

    15207
  • Verilog語言
    +關(guān)注

    關(guān)注

    0

    文章

    113

    瀏覽量

    8224
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    如何在IAR Embedded Workbench中配置生成對(duì)應(yīng)代碼區(qū)域的CRC校驗(yàn)碼

    在“使用IAR Embedded Workbench和MCU的CRC模塊來檢查代碼的完整性”一文中,介紹了如何在IAR Embedded Workbench中配置生成對(duì)應(yīng)代碼區(qū)域的CRC校驗(yàn)碼,然后
    的頭像 發(fā)表于 10-27 11:49 ?1635次閱讀
    如何在IAR Embedded Workbench中配置生成對(duì)應(yīng)代碼區(qū)域的<b class='flag-5'>CRC</b><b class='flag-5'>校驗(yàn)碼</b>

    CRC校驗(yàn)碼算法的研究與實(shí)現(xiàn)

    CRC校驗(yàn)碼算法的研究與實(shí)現(xiàn)
    發(fā)表于 08-06 11:09

    CRC16的計(jì)算校驗(yàn)碼方式有哪幾種?

    CRC16的計(jì)算校驗(yàn)碼方式有哪幾種?如何使用Delphi編寫Modbus RTU CRC16的校驗(yàn)碼?
    發(fā)表于 11-03 07:20

    電話網(wǎng)遠(yuǎn)程通信中CRC校驗(yàn)碼的設(shè)計(jì)及實(shí)現(xiàn)

    本文介紹了基于電話網(wǎng)遠(yuǎn)距離分布式測控系統(tǒng)的通信方法,重點(diǎn)介紹了傳輸協(xié)議中CRC 循環(huán)校驗(yàn)碼校驗(yàn)原理,CRC 的生成、檢測方法及其在Deph
    發(fā)表于 08-12 10:24 ?18次下載

    循環(huán)冗余校驗(yàn)碼---CRC

    循環(huán)冗余校驗(yàn)碼---CRC   二進(jìn)制信息位串沿一條信號(hào)線逐位在部件之間或計(jì)算機(jī)之間傳送稱為串行傳送。CRC(Cyclic Redundancy c
    發(fā)表于 10-13 16:52 ?7174次閱讀
    循環(huán)冗余<b class='flag-5'>校驗(yàn)碼</b>---<b class='flag-5'>CRC</b><b class='flag-5'>碼</b>

    奇偶校驗(yàn)碼,奇偶校驗(yàn)碼原理是什么?

    奇偶校驗(yàn)碼,奇偶校驗(yàn)碼原理是什么? 奇偶校驗(yàn)碼是奇校驗(yàn)碼和偶校驗(yàn)碼的統(tǒng)稱,是一種最基本的檢錯(cuò)碼。它是由n-1位信息元和1位
    發(fā)表于 03-17 17:39 ?6.3w次閱讀

    CRC校驗(yàn)碼算法的研究與實(shí)現(xiàn)

    為了提高實(shí)際通信中檢查信號(hào)傳輸錯(cuò)誤的能力,提高和推廣CRC校驗(yàn)技術(shù),本論文用邏輯代數(shù)知識(shí)、按模運(yùn)算、代數(shù)知識(shí)和C語言編程工具設(shè)計(jì)了幾種具體實(shí)用的CRC校驗(yàn)碼的計(jì)算方法,這些
    發(fā)表于 05-28 15:41 ?0次下載

    CRC-16校驗(yàn)碼生成

    C#編寫的CRC校驗(yàn)碼生成小程序,簡潔明了,如果有需要的話,大家可以下載了。
    發(fā)表于 05-06 15:06 ?8次下載

    crc循環(huán)冗余校驗(yàn)碼算法

     循環(huán)冗余校驗(yàn)(Cyclic Redundancy Check, CRC)是一種根據(jù)網(wǎng)絡(luò)數(shù)據(jù)包或電腦文件等數(shù)據(jù)產(chǎn)生簡短固定位數(shù)校驗(yàn)碼的一種散列函數(shù),主要用來檢測或校驗(yàn)數(shù)據(jù)傳輸或者保存后
    發(fā)表于 12-04 10:11 ?2.3w次閱讀
    <b class='flag-5'>crc</b>循環(huán)冗余<b class='flag-5'>校驗(yàn)碼</b>算法

    薦讀:基于FPGA 的CRC校驗(yàn)碼生成器

    大家好,又到了每日學(xué)習(xí)的時(shí)間了,今天我們來聊一聊基于FPGA 的CRC校驗(yàn)碼生成器。下面咱們就來具體看看,歡迎大家一起交流學(xué)習(xí)。 1.概述 CRC即Cyclic Redundancy Check
    的頭像 發(fā)表于 06-13 11:18 ?6496次閱讀
    薦讀:基于FPGA 的<b class='flag-5'>CRC</b><b class='flag-5'>校驗(yàn)碼</b>生成器

    CRC計(jì)算工具CRC校驗(yàn)碼計(jì)算器應(yīng)用程序免費(fèi)下載

    本文檔的主要內(nèi)容詳細(xì)介紹的是CRC計(jì)算工具CRC校驗(yàn)碼計(jì)算器應(yīng)用程序免費(fèi)下載。
    發(fā)表于 07-01 08:00 ?135次下載
    <b class='flag-5'>CRC</b>計(jì)算工具<b class='flag-5'>CRC</b><b class='flag-5'>校驗(yàn)碼</b>計(jì)算器應(yīng)用程序免費(fèi)下載

    CRC校驗(yàn)碼的C語言程序免費(fèi)下載

    本文檔的主要內(nèi)容詳細(xì)介紹的是CRC校驗(yàn)碼的C語言程序免費(fèi)下載。
    發(fā)表于 04-22 08:00 ?27次下載
    <b class='flag-5'>CRC</b><b class='flag-5'>校驗(yàn)碼</b>的C語言程序免費(fèi)下載

    CRC校驗(yàn)碼并行計(jì)算的FPGA實(shí)現(xiàn)

    用軟件實(shí)現(xiàn) CRC 校驗(yàn)碼計(jì)算很難滿足高速數(shù)據(jù)通信的要求 ,基于硬件的實(shí)現(xiàn)方法中 ,有串行經(jīng)典算法 LFSR 電路 以及由軟件算法推導(dǎo)出來的其它各種并行計(jì)算方法。以經(jīng)典的LFSR 電路
    發(fā)表于 03-28 09:34 ?30次下載
    <b class='flag-5'>CRC</b><b class='flag-5'>校驗(yàn)碼</b>并行計(jì)算的FPGA<b class='flag-5'>實(shí)現(xiàn)</b>

    工控常用LRC XOR累加和CRC校驗(yàn)工具校驗(yàn)碼自動(dòng)生成軟件多計(jì)算方式

    CRC校驗(yàn)工具 校驗(yàn)碼自動(dòng)生成軟件支持十幾種CRC計(jì)算方式,包括MODBUS協(xié)議的CRC-16
    的頭像 發(fā)表于 11-25 14:27 ?3446次閱讀
    工控常用LRC XOR累加和<b class='flag-5'>CRC</b><b class='flag-5'>校驗(yàn)</b>工具<b class='flag-5'>校驗(yàn)碼</b>自動(dòng)生成軟件多計(jì)算<b class='flag-5'>方式</b>

    CRC校驗(yàn)碼多種Verilog實(shí)現(xiàn)方式

    CRC-8的生成多項(xiàng)式為G(D)=D8+D2+D+1,對(duì)CRC進(jìn)行簡化表示時(shí)可以忽略最高位的D8,結(jié)合圖示中三個(gè)異或運(yùn)算的位置更容易理解生成多項(xiàng)式,8位CRC有8個(gè)寄存器C0~C7,根據(jù)多項(xiàng)式,C0、C1和C2的輸入是由異或運(yùn)
    的頭像 發(fā)表于 11-12 09:53 ?5812次閱讀
    <b class='flag-5'>CRC</b><b class='flag-5'>校驗(yàn)碼</b>的<b class='flag-5'>多種</b><b class='flag-5'>Verilog</b><b class='flag-5'>實(shí)現(xiàn)</b><b class='flag-5'>方式</b>
    RM新时代网站-首页