6月21日，在結(jié)束美洲、歐洲、中國臺(tái)灣等地的年度技術(shù)論壇之后，臺(tái)積電正式在中國上海召開年度技術(shù)論壇。本場論壇由臺(tái)積電總裁魏哲家、臺(tái)積電中國總經(jīng)理羅鎮(zhèn)球領(lǐng)銜，臺(tái)積電業(yè)務(wù)開發(fā)暨海外運(yùn)營辦公室資深副總張曉強(qiáng)、歐亞業(yè)務(wù)及技術(shù)研究資深副總侯永清也都有出席。在此次論壇上，臺(tái)積電分享了其最新的技術(shù)路線以及對(duì)產(chǎn)業(yè)未來趨勢(shì)的看法。此外，之前傳聞還顯示，臺(tái)積電相關(guān)高管還將拜訪阿里巴巴 、壁仞等大陸重要客戶。

臺(tái)積電最新2022年年報(bào)顯示，去年產(chǎn)出占全球半導(dǎo)體（不含存儲(chǔ)）市場產(chǎn)值30%，較前一年度的26%增加。公司營收凈額以客戶營運(yùn)總部所在地區(qū)分，北美市場占比高達(dá)68%、亞太市場（不含日本與中國大陸）占比11%、大陸市場占比11%。另外，臺(tái)積電大陸廠區(qū)獲利則約占臺(tái)積電全年度獲利個(gè)位數(shù)百分比。

從今年第一季度財(cái)報(bào)來看，中國大陸業(yè)務(wù)占臺(tái)積電營收10%至15%，僅次于北美業(yè)務(wù)。

從臺(tái)積電在中國大陸的產(chǎn)能布局來看，臺(tái)積電2002年在上海松江設(shè)立8吋晶圓廠，并于2016年在南京設(shè)12吋晶圓廠和一座設(shè)計(jì)服務(wù)中心。目前，臺(tái)積電南京廠的28nm制程擴(kuò)產(chǎn)已于去年量產(chǎn)。

數(shù)據(jù)顯示，臺(tái)積電上海廠營收在臺(tái)積電2021年總營收當(dāng)中的占比僅約1%，上海與南京廠2021年獲利約200億元新臺(tái)幣（約合人民幣46.4億元），由于臺(tái)積電獲利穩(wěn)健成長，該年度累計(jì)獲利超過5,100億元新臺(tái)幣（約合人民幣1184億元），大陸兩個(gè)廠區(qū)獲利貢獻(xiàn)接近4%，仍有相當(dāng)大的成長空間。

此次臺(tái)積電上海技術(shù)論壇的召開以及傳聞魏哲家將在會(huì)后帶隊(duì)拜訪中國大陸客戶，目的是為了進(jìn)一步加強(qiáng)與國內(nèi)廠商的合作，降低如美國新規(guī)等外在因素對(duì)于臺(tái)積電與國內(nèi)客戶之間正常合作的影響，即明確對(duì)于在非實(shí)體清單內(nèi)的國內(nèi)客戶可以不受影響的正常代工合作，也就是說目前臺(tái)積電最先進(jìn)的3nm代工都不會(huì)受到影響。目前國內(nèi)已經(jīng)有若干客戶在采用臺(tái)積電3nm工藝代工。不過，未來涉及GAA的制程可能存在影（美方有限制GAA相關(guān)EDA）。

對(duì)于臺(tái)積電來說，在半導(dǎo)體行業(yè)下行周期之下，加強(qiáng)與大陸廠商合作，也有望幫助臺(tái)積電提升產(chǎn)能利用率和維持毛利率。

對(duì)于此次上海論壇的內(nèi)容，除了宣布將推出面向汽車的N3AE和N3A制程，以及面向射頻的N4PRF制程之外，基本與之前的海外技術(shù)論壇內(nèi)容相近。

臺(tái)積電認(rèn)為隨著 AI、5G 和其他先進(jìn)工藝技術(shù)的發(fā)展，全球正通過智能邊緣網(wǎng)絡(luò)產(chǎn)生大量的運(yùn)算工作負(fù)載，因此需要更快、更節(jié)能的芯片來滿足此需求。預(yù)計(jì)到2030年，因需求激增，全球半導(dǎo)體市場將達(dá)到約 1萬億 美元規(guī)模，其中高性能計(jì)算（HPC）相關(guān)應(yīng)用占 40%、智能手機(jī)占 30%、汽車占 15%、物聯(lián)網(wǎng)占10%。

2022年，臺(tái)積公司與其合作伙伴共創(chuàng)造了超過 12,000 種創(chuàng)新產(chǎn)品，運(yùn)用近 300 種不同的臺(tái)積公司技術(shù)。臺(tái)積電表示，將持續(xù)投資先進(jìn)邏輯工藝、3DFabric 和特殊制程等技術(shù)，在適當(dāng)?shù)臅r(shí)間提供合適的技術(shù)，協(xié)助推動(dòng)客戶創(chuàng)新。

一、先進(jìn)制程

隨著臺(tái)積電的先進(jìn)工藝技術(shù)從 10 納米發(fā)展至 2 納米，臺(tái)積電的能源效率在約十年間以 15% 的年復(fù)合增長率提升，以支持半導(dǎo)體產(chǎn)業(yè)的驚人成長。

臺(tái)積電先進(jìn)工藝技術(shù)的產(chǎn)能年復(fù)合增長率在 2019 年至 2023 年間將超過40%。

作為第一家于 2020 年開始量產(chǎn) 5 納米的晶圓廠，臺(tái)積電通過推出 N4、N4P、N4X 和 N5A 等技術(shù)，持續(xù)強(qiáng)化其 5 納米工藝家族。

臺(tái)積電的 3 納米工藝技術(shù)是半導(dǎo)體產(chǎn)業(yè)中第一個(gè)實(shí)現(xiàn)高量產(chǎn)和高良率的工藝技術(shù)，臺(tái)積電預(yù)計(jì) 3 納米將在移動(dòng)和 HPC 應(yīng)用的驅(qū)動(dòng)下快速、順利地實(shí)現(xiàn)產(chǎn)能提升（ramping）。臺(tái)積電2024年和2025年分別推出 N3P 和 N3X 來提升工藝技術(shù)價(jià)值，在提供額外性能和面積優(yōu)勢(shì)的同時(shí)，還保持了與今年推出的N3E 的設(shè)計(jì)規(guī)則兼容性，能夠最大程度地實(shí)現(xiàn) IP 復(fù)用。

N3是臺(tái)積電3nm最初版本，號(hào)稱對(duì)比N5同等功耗性能提升10-15%、同等性能功耗降低25-30%，邏輯密度達(dá)提升了70%，SRAM 密度提升了20%，模擬密度提升了10%。但在去年的IEDM上，臺(tái)積電公開N3的高密度位單元僅將 SRAM 密度提高了約5%。雖然，N3的接觸式柵極間距（Contacted Gate Pitch, CGP）為 45nm，是迄今為止最密集的工藝，領(lǐng)先于Intel 4的50nm CGP、三星4LPP的54nm CGP和臺(tái)積電 N5的51nm CGP。但是 SRAM 密度僅5%的提升，意味著 SRAM設(shè)計(jì)復(fù)雜度會(huì)增加，導(dǎo)致成本成本顯著增加。并且N3的良率和金屬堆疊性能也很差。

總結(jié)來說，N3的實(shí)際的性能、功耗、量產(chǎn)良率和進(jìn)度等都未能達(dá)到預(yù)期。于是有了今年的增強(qiáng)版的N3E。據(jù)悉，N3E修復(fù)了N3上的各種缺陷，設(shè)計(jì)指標(biāo)也有所放寬，對(duì)比N5同等功耗性能提升15-20%、同等性能功耗降低30-35%，邏輯密度約1.6倍（相比原計(jì)劃的N3有所降低），芯片密度約1.3倍。根據(jù)臺(tái)積電最新披露的數(shù)據(jù)顯示，N3E相比N3將帶來5%左右的性能提升；而后續(xù)的N3P相比N3E則將帶來4%的密度提升，10%的性能提升；N3X相比N3P將帶來4%的密度提升，15%的性能提升。

二、特殊工藝

臺(tái)積電提供了業(yè)界最全面的特殊工藝產(chǎn)品組合，包括電源管理、射頻、CMOS 影像感測(cè)等，涵蓋廣泛的應(yīng)用領(lǐng)域。從2017年到2022年，臺(tái)積電對(duì)特殊工藝技術(shù)投資的年復(fù)合增長率超過40%。到2026年，臺(tái)積公司預(yù)計(jì)將特殊工藝產(chǎn)能提升近50%。

汽車：將3nm帶入汽車市場

隨著汽車產(chǎn)業(yè)向自動(dòng)駕駛方向發(fā)展，運(yùn)算需求正在快速增加，且需要最先進(jìn)的邏輯技術(shù)。到 2030 年，臺(tái)積電預(yù)計(jì) 90% 的汽車將具備先進(jìn)駕駛輔助系統(tǒng)（ADAS），其中 L1、L2 和 L2+/L3 將有望分別達(dá)到 30% 的市場占有率。

在過去三年，臺(tái)積電推出了汽車設(shè)計(jì)實(shí)現(xiàn)平臺(tái)（ADEP），通過提供領(lǐng)先業(yè)界、Grade 1 品質(zhì)認(rèn)證的 N7A 和 N5A 工藝來實(shí)現(xiàn)客戶在汽車領(lǐng)域的創(chuàng)新。

為了讓客戶在技術(shù)成熟前就能預(yù)先進(jìn)行汽車產(chǎn)品設(shè)計(jì)，臺(tái)積電推出了 AutoEarly，作為提前啟動(dòng)產(chǎn)品設(shè)計(jì)并縮短上市時(shí)間的墊腳石。

●N4AE 是基于 N4P 開發(fā)的新技術(shù)，將允許客戶在 2024 年開始進(jìn)行試產(chǎn)。

●從前面的臺(tái)積電的Roadmap來看，臺(tái)積電計(jì)劃在2024年推出業(yè)界第一個(gè)基于3nm的Auto Early技術(shù)，命名為N3AE。N3AE提供以N3E為基礎(chǔ)的汽車制程設(shè)計(jì)套件（PDK），讓客戶能夠提早采用3nm技術(shù)來設(shè)計(jì)汽車應(yīng)用產(chǎn)品，以便于2025年及時(shí)采用屆時(shí)已全面通過汽車制程驗(yàn)證的N3A 工藝技術(shù)。N3A 也將成為全球最先進(jìn)的汽車邏輯工藝技術(shù)。

支持 5G 和聯(lián)網(wǎng)性的先進(jìn)射頻技術(shù)

臺(tái)積電在 2021 年推出了 N6RF，該技術(shù)是基于公司創(chuàng)紀(jì)錄的 7 納米邏輯工藝技術(shù)，在速度和能源效率方面均具有同級(jí)最佳的晶體管性能。

●結(jié)合了出色的射頻性能以及優(yōu)秀的 7 納米邏輯速度和能源效率，臺(tái)積電的客戶可以通過從 16FFC 轉(zhuǎn)換到 N6RF，在半數(shù)字和半類比的射頻 SoC 上實(shí)現(xiàn)功耗降低 49%，減免移動(dòng)設(shè)備在能源預(yù)算以支持其他不斷成長的功能。

●臺(tái)積電在此次上海技術(shù)論壇上宣布推出最先進(jìn)的互補(bǔ)式金屬氧化物半導(dǎo)體（CMOS）射頻技術(shù) N4PRF，預(yù)計(jì)于 2023 年下半年發(fā)布。相較于 N6RF，N4PRF 邏輯密度增加 77%，且在相同效能下，功耗降低45%。N4PRF 也比其前代技術(shù) N6RF 增加了 32%的 MOM 電容密度。

超低功耗

●臺(tái)積電的超低功耗解決方案持續(xù)推動(dòng)降低 Vdd，以實(shí)現(xiàn)對(duì)電子產(chǎn)品而言至關(guān)重要的節(jié)能。

●臺(tái)積電不斷提升技術(shù)水平，從 55ULP 的最小 Vdd 為 0.9V，到 N6e 的 Vdd已低于 0.4V，我們提供廣泛的電壓操作范圍，以實(shí)現(xiàn)動(dòng)態(tài)電壓調(diào)節(jié)設(shè)計(jì)來達(dá)成最佳的功耗∕性能。

●相較于 N22 解決方案，即將推出的 N6e 解決方案可提供約 4.9 倍的邏輯密度，并可降低超過 70%的功耗，為穿戴式設(shè)備提供極具吸引力的解決方案。

MCU / 嵌入式非揮發(fā)性存儲(chǔ)器

●臺(tái)積電最先進(jìn)的 eNVM 技術(shù)已經(jīng)發(fā)展到了基于 16/12 納米的鰭式場效應(yīng)晶體管（FinFET）技術(shù)，令客戶能夠從 FinFET 晶體管架構(gòu)的優(yōu)秀性能中獲益。

●由于傳統(tǒng)的浮閘式 eNVM 或 ESF3 技術(shù)越來越復(fù)雜臺(tái)積電還大量投資于RRAM 和 MRAM 等新的嵌入式存儲(chǔ)器技術(shù)。

這兩種新技術(shù)都已經(jīng)取得了成果，正在 22 納米和 40 納米上投產(chǎn)。

臺(tái)積電正在計(jì)劃開發(fā) 6 納米 eNVM 技術(shù)。

RRAM：已經(jīng)于 2022 年第一季開始生產(chǎn) 40/28/22 納米的 RRAM。

●臺(tái)積電的 28 納米 RRAM 進(jìn)展順利，具備可靠效能，適于汽車應(yīng)用。

●臺(tái)積電正在開發(fā)下一代的 12 納米 RRAM，預(yù)計(jì)在 2024 年第一季就緒。

MRAM：2020 年開始生產(chǎn)的 22 納米 MRAM 主要用于物聯(lián)網(wǎng)應(yīng)用，現(xiàn)在，臺(tái)積電正在與客戶合作將 MRAM 技術(shù)用于未來的汽車應(yīng)用，并預(yù)計(jì)在 2023 年第二季取得 Grade 1 汽車等級(jí)認(rèn)證。

CMOS 影像傳感器

●雖然智能手機(jī)的相機(jī)模組一直是互補(bǔ)式金屬氧化物半導(dǎo)體（CMOS）影像感測(cè)技術(shù)的主要驅(qū)動(dòng)力，但臺(tái)積公司預(yù)計(jì)車用相機(jī)將推動(dòng)下一波 CMOS 影像感測(cè)器（CIS）的增長。

●為了滿足未來感測(cè)器的需求，實(shí)現(xiàn)更高品質(zhì)且更智能的感測(cè)，臺(tái)積電一直致力于研究多晶圓堆疊解決方案，以展示新的感測(cè)器架構(gòu)，例如堆疊像素感測(cè)器、最小體積的全域快門感測(cè)器、基于事件的 RGB 融合感測(cè)器，以及具有集成存儲(chǔ)器的 AI 感測(cè)器。

顯示器

●在 5G、人工智能和 AR/VR 等技術(shù)驅(qū)動(dòng)下，臺(tái)積電正致力于為許多新應(yīng)用提供更高的分辨率和更低的功耗。

●下一代高階 OLED 面板將需要更多的數(shù)字邏輯和靜態(tài)隨機(jī)存取存儲(chǔ)器（SRAM）內(nèi)容，以及更快的幀率，為了滿足此類需求，臺(tái)積公司正在將其高壓（HV）技術(shù)導(dǎo)入到 28 奈納米的產(chǎn)品中，以實(shí)現(xiàn)更好的能源效率和更高的靜態(tài)隨機(jī)存取存儲(chǔ)密度。

●臺(tái)積電領(lǐng)先的 μDisplay on silicon 技術(shù)可以提供高達(dá) 10 倍的像素密度，以實(shí)現(xiàn)如 AR 和 VR 中使用的近眼顯示器所需之更高分辨率。

三、先進(jìn)封裝技術(shù)：TSMC 3DFabric

為了進(jìn)一步發(fā)展微縮技術(shù)，以在單芯片片上系統(tǒng)（monolithic SoCs）中實(shí)現(xiàn)更小且更優(yōu)異的晶體管，臺(tái)積電還在開發(fā) 3DFabric 技術(shù)，發(fā)揮異質(zhì)整合的優(yōu)勢(shì)，將系統(tǒng)中的晶體管數(shù)量提高5倍，甚至更多。

臺(tái)積電3DFabric 系統(tǒng)整合技術(shù)包括各種先進(jìn)的 3D 芯片堆疊和先進(jìn)封裝技術(shù)，以支持廣泛的下一代產(chǎn)品：在 3D 芯片堆疊方面，臺(tái)積電在系統(tǒng)整合芯片（TSMC-SoIC）技術(shù)家族中加入微凸塊的 SoIC-P，以支持更具成本敏感度的應(yīng)用。

2.5D CoWoS 平臺(tái)得以實(shí)現(xiàn)先進(jìn)邏輯和高頻寬記憶體的整合，適用于人工智能、機(jī)器學(xué)習(xí)和數(shù)據(jù)中心等 HPC 應(yīng)用；整合型扇出層疊封裝技術(shù)（InFOPoP）和 InFO-3D 支持移動(dòng)應(yīng)用，InFO-2.5D 則支持 HPC 小芯片整合。

基于堆疊芯片技術(shù)的系統(tǒng)整合芯片（SoIC）現(xiàn)可被整合于整合型扇出（InFO）或 CoWoS 封裝中，以實(shí)現(xiàn)最終系統(tǒng)整合。

1、CoWoS 家族

●主要針對(duì)需要整合先進(jìn)邏輯和高帶寬存儲(chǔ)器的 HPC 應(yīng)用。臺(tái)積電公司已經(jīng)支持超過 25 個(gè)客戶的 140 多種 CoWoS 產(chǎn)品。

●所有 CoWoS 解決方案的中介層面積均在增加，以便整合更多先進(jìn)芯片和高帶寬存儲(chǔ)器的堆疊，以滿足更高的性能需求。

●臺(tái)積電正在開發(fā)具有高達(dá) 6 個(gè)光罩尺寸（約 5,000 平方毫米）重布線層（RDL）中介層的 CoWoS 解決方案，能夠容納 12 個(gè)高帶寬存儲(chǔ)器堆疊。

具體來說，CoWoS已經(jīng)擴(kuò)展到提供三種不同的轉(zhuǎn)接板技術(shù)（CoWoS中的“晶圓”）：

①CoWoS-S

●采用硅中介層，基于現(xiàn)有硅片光刻和再分布層的加工

●自2012年開始批量生產(chǎn)，迄今為止為已向20多家客戶提供了>100種產(chǎn)品

●轉(zhuǎn)接板集成了嵌入式“溝槽”電容器

●目前最新的第五代CoWoS-S封裝技術(shù)，將增加 3 倍的中介層面積、8 個(gè) HBM2e 堆棧（容量高達(dá) 128 GB）、全新的硅通孔（TSV）解決方案、厚 CU 互連、第一代的eDTC1100（1100nF/mm2）、以及新的 TIM（Lid 封裝）方案。

根據(jù)官方的數(shù)據(jù)，臺(tái)積電第 5 代 CoWoS-S封裝技術(shù)，有望將晶體管數(shù)量翻至第 3 代封裝解決方案的 20 倍。

②CoWoS-R

●使用有機(jī)轉(zhuǎn)接板以降低成本

●多達(dá) 6 個(gè)互連的再分布層，2um/2um L/S

●4倍最大光罩尺寸，支持一個(gè) SoC，在 55mmX55mm 封裝中具有 2 個(gè) HBM2 堆棧；最新開發(fā)中的方案擁有 2.1 倍最大光罩尺寸，支持2 個(gè) SoC 和 2HBM2 采用 85mmX85mm 封裝

③CoWoS-L

●使用插入有機(jī)轉(zhuǎn)接板中的小硅“橋”，用于相鄰芯片邊緣之間的高密度互連（0.4um/0.4um L/S 間距）

●2023年將會(huì)推出擁有2倍最大光罩尺寸大小，支持 2 個(gè) SoC 和 6 個(gè) HBM2 堆棧的方案；2024年將推出4倍最大光罩尺寸，可支持 12 個(gè) HBM3 堆棧的方案。

臺(tái)積電強(qiáng)調(diào)，他們正在與 HBM 標(biāo)準(zhǔn)小組合作，共同制定 CoWoS 實(shí)施的 HBM3 互連要求的物理配置。

HBM3 標(biāo)準(zhǔn)似乎已經(jīng)確定了以下堆棧定義：4GB（帶 4 個(gè) 8Gb 芯片）到 64GB（16 個(gè) 32Gb 芯片）的容量;1024 位信號(hào)接口;高達(dá) 819GBps 帶寬。這些即將推出的具有多個(gè) HBM3 堆棧的 CoWoS 配置將提供巨大的內(nèi)存容量和帶寬。

此外，由于預(yù)計(jì)即將推出的CoWoS設(shè)計(jì)將具有更大的功耗，臺(tái)積電正在研究適當(dāng)?shù)睦鋮s解決方案，包括改進(jìn)芯片和封裝之間的熱界面材料（TIM），以及從空氣冷卻過渡到浸入式冷卻。

2、InFO

在臨時(shí)載體上精確（面朝下）放置后，芯片被封裝在環(huán)氧樹脂“晶圓”中。再分布互連層被添加到重建的晶圓表面。然后將封裝凸塊直接連接到再分配層。有InFO_PoP、InFO_oS和InFO_B三類。

①InFO_PoP

如下圖所示，InFO_PoP表示封裝對(duì)封裝配置，專注于DRAM封裝與基本邏輯芯片的集成。DRAM頂部芯片上的凸塊利用貫穿InFO過孔（TIV）到達(dá)重新分配層。

InFO_PoP主要用于移動(dòng)平臺(tái)，自 2016 年以來，InFO_PoP出貨量超過 12 億臺(tái)。

InFO_PoP存在的一個(gè)問題是，目前DRAM封裝是定制設(shè)計(jì)，只能在臺(tái)積電制造。不過，在開發(fā)中的還有另一種InFO_B方案，其中在頂部添加了現(xiàn)有的（LPDDR）DRAM封裝，并且組件由外部合同制造商提供。

臺(tái)積電表示，在移動(dòng)應(yīng)用方面，InFO PoP 自 2016 年開始量產(chǎn)并運(yùn)用于高端移動(dòng)設(shè)備，可以在更小的封裝規(guī)格中容納更大、更厚的系統(tǒng)級(jí)芯片（SoC）。

②InFO_oS

InFO_oS（基板上）可以封裝多個(gè)芯片，再分布層及其微凸起連接到帶有TSV的基板。目前，InFO_oS投產(chǎn)已達(dá)5年以上，專注于HPC客戶。

基板上有 5 個(gè) RDL 層，2um/2um L/S

該基板可實(shí)現(xiàn)較大的封裝尺寸，目前為110mm X 110mm，并計(jì)劃實(shí)現(xiàn)更大的尺寸

擁有130um C4 凸塊間距

③InFO_M

InFO_M是InFO_oS的替代方案，具有多個(gè)封裝芯片和再分布層，無需額外的基板+ TSV（<500mm2封裝，于2022年下半年投產(chǎn)）。

臺(tái)積電表示，在 HPC 應(yīng)用方面，無基板的 InFO_M 支持高達(dá) 500 平方毫米的小芯片整合，適用于對(duì)外型尺寸敏感度較高的應(yīng)用。

3、3D 芯片堆疊技術(shù)

臺(tái)積電更先進(jìn)的垂直芯片堆疊3D拓?fù)浞庋b系列被稱為“系統(tǒng)級(jí)集成芯片”（SoIC）。它利用芯片之間的直接銅鍵合，具有優(yōu)秀的間距。

SoIC有兩種產(chǎn)品——“wafer-on-wafer”（WOW）和“chip-on-wafer”（COW）。WOW拓?fù)湓诰A上集成了復(fù)雜的SoC芯片，提供深溝槽電容（DTC）結(jié)構(gòu)，以實(shí)現(xiàn)最佳去耦。更通用的 COW 拓?fù)涠询B多個(gè) SoC 芯片。

下表顯示了符合SoIC組裝條件的工藝制程節(jié)點(diǎn)。

●SoIC-P 采用 18-25 微米間距微凸塊堆疊技術(shù)，主要針對(duì)如移動(dòng)、物聯(lián)網(wǎng)等成本較為敏感的應(yīng)用。

●SoIC-X 采用無凸塊堆疊技術(shù)，主要針對(duì) HPC 應(yīng)用。其芯片對(duì)晶圓堆疊方案具有 4.5 至 9 微米的鍵合間距，已在臺(tái)積公司的 N7 工藝技術(shù)中量產(chǎn)，用于HPC 應(yīng)用。

●SoIC 堆疊芯片可以進(jìn)一步整合到 CoWoS、InFo 或傳統(tǒng)倒裝芯片封裝，運(yùn)用于客戶的最終產(chǎn)品。

6月14日，處理器大廠AMD正式發(fā)布了新一代的面向AI及HPC領(lǐng)域的GPU產(chǎn)品——Instinct MI 300系列。其中，MI300X則是目前全球最強(qiáng)的生成式AI加速器，集成了高達(dá)1530億個(gè)晶體管，并支持高達(dá) 192 GB 的 HBM3內(nèi)存，多項(xiàng)規(guī)格超越了英偉達(dá)（NVIDIA）最新發(fā)布的H100芯片。

臺(tái)積電表示，AMD Instinct MI 300X采用了臺(tái)積電 SoIC-X 技術(shù)將 N5 GPU 和 CPU 堆疊于底層芯片，并整合在CoWoS 封裝中，以滿足下一代百萬兆級(jí)（exa-scale）運(yùn)算的需求，這也是臺(tái)積電3DFabric 技術(shù)推動(dòng) HPC 創(chuàng)新的絕佳案例。

4、3DFabric 聯(lián)盟和 3Dblox 標(biāo)準(zhǔn)

在去年的開放創(chuàng)新平臺(tái)（Open Innovation Platform ，OIP）論壇上，臺(tái)積電宣布推出新的 3DFabric 聯(lián)盟，這是繼 IP 聯(lián)盟、電子設(shè)計(jì)自動(dòng)化（EDA）聯(lián)盟、設(shè)計(jì)中心聯(lián)盟（DCA）、云端（Cloud）聯(lián)盟和價(jià)值鏈聯(lián)盟（VCA）之后的第六個(gè) OIP聯(lián)盟，旨在促進(jìn)下一代 HPC 和移動(dòng)設(shè)計(jì)的生態(tài)系統(tǒng)合作，具體包括：

●提供 3Dblox 開放標(biāo)準(zhǔn)

●實(shí)現(xiàn)存儲(chǔ)器和臺(tái)積公司邏輯工藝之間的緊密協(xié)作

●將基板和測(cè)試合作伙伴導(dǎo)入生態(tài)系統(tǒng)

臺(tái)積電推出了最新版本的開放式標(biāo)準(zhǔn)設(shè)計(jì)語言 3Dblox 1.5，旨在降低 3D IC 設(shè)計(jì)的門檻。

四、卓越制造

臺(tái)積電在先進(jìn)制程的缺陷密度（D0）和每百萬件產(chǎn)品缺陷數(shù)（DPPM）方面的領(lǐng)先地位，展現(xiàn)了其制造卓越性。

●N5 工藝復(fù)雜度遠(yuǎn)高于 N7，但在相同階段，N5 的良率優(yōu)化比 N7 更好。

●臺(tái)積電 N3 工藝技術(shù)在高度量產(chǎn)中的良率表現(xiàn)領(lǐng)先業(yè)界，其 D0 效能已經(jīng)與 N5 同期的表現(xiàn)相當(dāng)。

●臺(tái)積電 N7 和 N5 制程技術(shù)在包括智能手機(jī)、電腦和汽車等方面，展現(xiàn)了領(lǐng)先業(yè)界的 DPPM，我們相信 N3 的 DPPM 很快就能追上 N5 的表現(xiàn)。

●通過利用臺(tái)積電領(lǐng)先業(yè)界的 3DFabric 制造技術(shù)，客戶可以克服系統(tǒng)級(jí)設(shè)計(jì)復(fù)雜性的挑戰(zhàn)，加速產(chǎn)品創(chuàng)新。

●CoWoS 和 InFO 家族在量產(chǎn)后很快就達(dá)到了相當(dāng)高的良率。

●SoIC 和先進(jìn)封裝的整合良率將達(dá)到與 CoWoS 和 InFO 家族相同的水平。

五、產(chǎn)能布局

為了滿足客戶不斷增長的需求，臺(tái)積公司加快了晶圓廠拓展的腳步。

從 2017 年到 2019 年，臺(tái)積電平均每年進(jìn)行大約 2 期的晶圓廠建設(shè)工程。

從 2020 年到 2023 年，臺(tái)積公司晶圓廠的平均建設(shè)進(jìn)度大幅增加至每年約5 期的工程。

在過去兩年，臺(tái)積公司總共展開了 10 期的晶圓廠新建工程，包括在臺(tái)灣地區(qū)的 5 期晶圓廠工程與 2 期先進(jìn)封裝廠工程，以及全球范圍內(nèi)的 3 期晶圓廠工程。

●中國臺(tái)灣地區(qū)以外，28 納米及以下工藝產(chǎn)能在 2024 年將比 2020 年增加 3 倍。在中國臺(tái)灣地區(qū)，臺(tái)積電 N3 制程量產(chǎn)的基地在南科 18 廠；此外，臺(tái)積電正在為N2 制程的新晶圓廠進(jìn)行準(zhǔn)備。

●在中國大陸，臺(tái)積電2002年在上海松江設(shè)立8吋晶圓廠，并于2016年在南京設(shè)12吋晶圓廠和一座設(shè)計(jì)服務(wù)中心。目前，南京廠新 1 期的 28 納米制程擴(kuò)產(chǎn)已于去年量產(chǎn)。

●在美國，臺(tái)積電正在亞利桑那州建造 2 期晶圓廠，總投資400億美元。目前第一期已經(jīng)開始移入設(shè)備，第二期正在興建中。

●在日本，臺(tái)積電正在熊本興建一座晶圓廠，計(jì)劃總投資86億美元，預(yù)計(jì)在2023 年 9 月完工，2024 年底開始量產(chǎn)16 納米和 28 納米技術(shù)。今年1月，臺(tái)積電對(duì)外表示，考慮在日本興建第二座晶圓廠。在6月6日的股東會(huì)上，臺(tái)積電董事長劉德音首度透露評(píng)估中的日本二廠可能仍會(huì)建在熊本縣，會(huì)設(shè)在日本一廠附近，并且仍將面向成熟制程。

●在德國，臺(tái)積電正考慮在德國建一座晶圓廠，目前對(duì)于德國建廠的可能性仍在談判當(dāng)中，但在 8 月之前不會(huì)做出決定。

據(jù)此前彭博社的報(bào)道顯示，臺(tái)積電正在與合作伙伴討論，計(jì)劃在爭取到《歐洲芯片法案》的補(bǔ)助支持的情況下，在2023年8月份的董事會(huì)上批準(zhǔn)赴德國建立晶圓廠計(jì)劃。預(yù)計(jì)將投資最高將接近100億歐元，具體落腳點(diǎn)可能是在德國薩克森州。一旦臺(tái)積電決定在德國建廠，那么這將是臺(tái)積電在歐洲的首座晶圓廠。因?yàn)闅W洲汽車工業(yè)的需求，該座晶圓廠預(yù)計(jì)將會(huì)以生產(chǎn)車用 MCU 需求的28nm成熟制程開始。

臺(tái)積電董事長劉德音曾表示，如果在德國設(shè)廠，原則上還是希望能夠維持獨(dú)資，不過，如果客戶希望能擁有部分股份，將會(huì)讓其小額持股，臺(tái)積電還是會(huì)持有大部分股權(quán)，希望能自由調(diào)配產(chǎn)能，避免以后產(chǎn)能遭控制。

六、綠色制造

為了實(shí)現(xiàn) 2050 年凈零排放的目標(biāo)，臺(tái)積電持續(xù)評(píng)估并投資各種減少溫室氣體排放的機(jī)會(huì)。

●到 2022 年，臺(tái)積電直接溫室氣體排放量已經(jīng)較 2010 年降低了 32%。

●此一成果是通過降低工藝氣體消耗、替換可能造成全球暖化的氣體、安裝現(xiàn)場廢氣處理設(shè)備，以及提高氣體去除效率等方式實(shí)現(xiàn)。

臺(tái)積電目標(biāo)每個(gè)工藝技術(shù)于量產(chǎn)第五年時(shí)，生產(chǎn)能源效率提高一倍。

●N7 制程技術(shù)的生產(chǎn)能源效率在量產(chǎn)后第五年提高了 2.5 倍。

●臺(tái)積電預(yù)計(jì)到 2024 年，N5 制程技術(shù)的生產(chǎn)能源效率將提高 2.5 倍。

去年，臺(tái)積電在臺(tái)灣地區(qū)南部建立了第一座再生水廠，每日供水量 5,000 公噸，時(shí)至今日，該再生水廠每日供水量達(dá) 20,000 公噸。

●到 2030 年，臺(tái)積公司的每生產(chǎn)單位自來水消耗量將降至 2020 年的 60%。

編輯：黃飛