RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線(xiàn)課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB上晶體振蕩電路的設(shè)計(jì)

pecron ? 來(lái)源:百芯EMA ? 作者:百芯EMA ? 2023-07-18 09:20 ? 次閱讀

今天主要給大家簡(jiǎn)單介紹一下:PCB 上晶體振蕩電路的設(shè)計(jì)。

在大部分電路中,設(shè)計(jì)晶體振蕩電路是經(jīng)常會(huì)遇到的。網(wǎng)絡(luò)上也有很多關(guān)于晶體振蕩器設(shè)計(jì)的筆記,不過(guò)都是針對(duì)大規(guī)模生產(chǎn),這種方法也需要投入大量的測(cè)試和不斷地進(jìn)行優(yōu)化。

這篇文章更加適合小型的電路項(xiàng)目,可以幫助你設(shè)計(jì)晶體振蕩器和選擇合適的負(fù)載電容。

一、PCB上 晶體振蕩電路設(shè)計(jì)步驟

這里主要有 4個(gè)簡(jiǎn)單的步驟:

1、選擇晶體振蕩器

選擇晶體振蕩器需要考慮到以下3 個(gè)因素:

可拉性與功耗

振蕩器對(duì)頻率變化的功耗啟動(dòng)時(shí)間與封裝尺寸

上電后達(dá)到穩(wěn)定振蕩所需要的時(shí)間成本

1) 可拉性與功耗

一般來(lái)說(shuō),拉力低的晶體振蕩器需要較大的負(fù)載。每個(gè)振蕩周期都必須要釋放電容的能力,因此更大的負(fù)載電容意味著更高的功耗損耗。

很多微控制器的 datasheet 中都會(huì)有推薦負(fù)載電容的最大值,這樣的話(huà)可以減低驅(qū)動(dòng)電路中的功耗。

2) 振蕩器對(duì)頻率變化的功耗啟動(dòng)時(shí)間與封裝尺寸

較小的晶體振蕩器封裝具有較大的 ESR ,較大的 ESR 會(huì)提供較大的臨界增益(gm_crit),從而降低增益寬=裕度。

增益裕度降低意味著晶體需要更長(zhǎng)的時(shí)間才能啟動(dòng)。

3) 上電后達(dá)到穩(wěn)定振蕩所需要的時(shí)間成本

其實(shí)很多時(shí)候性能和成本并不是強(qiáng)關(guān)聯(lián),如果在滿(mǎn)足性能下,可以選擇成本相對(duì)較低的晶體振蕩器。

2、檢查微控制器是否可以驅(qū)動(dòng)晶體振蕩器

通常來(lái)微控制器的 datasheet 中會(huì)提供一些關(guān)于怎么選擇晶體振蕩器。這些參數(shù)與臨界增益由關(guān),臨界增益是微控制器電路啟動(dòng)晶體振蕩器所需的最小增益。

有的 datasheet 還會(huì)提供一組給定頻率和負(fù)載電容的晶體振蕩器允許的最大的 ESR。

如果微控制器數(shù)據(jù)表提供振蕩器跨導(dǎo)(通常以u(píng)A/V為單位)或最大臨界增益,那么我們需要計(jì)算晶體的臨界增益并檢查微控制器是否可以驅(qū)動(dòng)它。

下面為臨界增益計(jì)算公式:

9f5d87c8-2499-11ee-962d-dac502259ad0.png

臨界增益公式

在這個(gè)公式中:

F是晶體振蕩器的標(biāo)稱(chēng)頻率

ESR 是晶體的等效串聯(lián)電阻

CO 是晶振并聯(lián)電容

CL 是晶體的標(biāo)稱(chēng)負(fù)載電容

臨界增益是晶體的一個(gè)屬性,這些參數(shù)在晶體的數(shù)據(jù)手冊(cè)中。

接下來(lái)計(jì)算增益裕度。如果增益余量大于5,則振蕩器將可靠啟動(dòng)。更大的增益余量意味著更快的振蕩器啟動(dòng)。

晶體振蕩器的啟動(dòng)條件:增益余量大于5,如下公式所示:

9f8a2756-2499-11ee-962d-dac502259ad0.png

晶體振蕩器的啟動(dòng)條件

下面為增益裕度計(jì)算公式:

9fbe39a6-2499-11ee-962d-dac502259ad0.png

增益裕度

或者,一些微控制器數(shù)據(jù)表提供了最大臨界增益gm_crit_max。在這種情況下,gm_crit必須小于gm_crit_max。

如果微控制器不滿(mǎn)足驅(qū)動(dòng)晶振的要求,就需要重新選擇晶體振蕩器。

3、晶體振蕩器的功耗

datasheet 中會(huì)指定了晶體的驅(qū)動(dòng)電平 (DL),驅(qū)動(dòng)電平基本上是晶振正常工作時(shí)的最大額定功率。

驅(qū)動(dòng)電平的粗略估計(jì)可以用下面這個(gè)公式計(jì)算:

9fdcfb48-2499-11ee-962d-dac502259ad0.png

驅(qū)動(dòng)電平驅(qū)動(dòng)電平計(jì)算公式

在上面這個(gè)公式中:

△V是峰峰值振蕩器電壓——最壞的情況:△V=Vcc

如果估計(jì)值低于晶體振蕩器的額定驅(qū)動(dòng)電平,則直接進(jìn)行下一步。

9ff9e38e-2499-11ee-962d-dac502259ad0.png

符合要求的驅(qū)動(dòng)電平

如果估計(jì)值高于晶體振蕩器的額定驅(qū)動(dòng)電平,你可以改進(jìn)估計(jì)值或者重新另外的晶體振蕩器。

4、選擇負(fù)載電容 CL1和 CL2

第一次設(shè)計(jì)晶體振蕩電路的時(shí)候,先假設(shè)兩個(gè)負(fù)責(zé)電容是并聯(lián)的。選擇了CL1=CL2=0.5*CL,但經(jīng)過(guò)驗(yàn)證過(guò)后,這是錯(cuò)誤的。

負(fù)載電容是晶體兩端所需的電容,因此 CL1 和CL2 串聯(lián)。負(fù)載電容的計(jì)算公式如下所示:

a014cadc-2499-11ee-962d-dac502259ad0.png

負(fù)載電容的計(jì)算公式

將負(fù)載電容的計(jì)算公式簡(jiǎn)化一下,簡(jiǎn)化后的公式如下所示:

a024c3f6-2499-11ee-962d-dac502259ad0.png

簡(jiǎn)化后的負(fù)載電容計(jì)算公式

Cstray 是來(lái)自微控制器引腳和走線(xiàn)電容的雜散電容的累積,很多有經(jīng)驗(yàn)的工程師建議,將這個(gè)值估計(jì)為 5pF 左右。

則公式為以下:

a038301c-2499-11ee-962d-dac502259ad0.png

負(fù)載電容公式

一些微控制器數(shù)據(jù)手冊(cè)提供了更準(zhǔn)確數(shù)據(jù)一一例如,msp430f22x2系列指定了 1pF 的雜散電容,非常適合其低功耗模型。

二、PCB 中晶體振蕩電路設(shè)計(jì)

這里希望通過(guò) PCB 布局來(lái)最小化振蕩器和外部信號(hào)之間的耦合,因?yàn)楦哳l耦合會(huì)激發(fā)晶體振蕩器的高次諧波,晶振是干擾外部電路的噪聲源。

具體有以下幾點(diǎn)需要注意:

1、晶體振蕩器靠近微控制器

短走線(xiàn)具有低互感和電容,長(zhǎng)走線(xiàn)具有高互感和電容。使晶體靠近微控制器可以縮短走線(xiàn),從而減少耦合。所以走線(xiàn)的長(zhǎng)度盡可能短,但不能與其他信號(hào)線(xiàn)交叉。

2、振蕩器電路與高頻電路隔離開(kāi)

路由非振蕩器信號(hào)時(shí),高頻電路要遠(yuǎn)離振蕩器電路。也可以考慮使用帶有通孔的銅跡線(xiàn),圍繞著振蕩器電路,這將減少外部信號(hào)線(xiàn)和振蕩器之間的互感。

a04f2934-2499-11ee-962d-dac502259ad0.png

振蕩器電路與高頻電路隔離開(kāi)

通常的做法是將振蕩器電路下方的接地層分開(kāi),僅在一點(diǎn)點(diǎn)連接分離的接地層,就在微控制器接地旁邊。這可以防止來(lái)自其他信號(hào)源的返回電流通過(guò)振蕩器使用的接地層。上圖的示例就是按照這種方法,只是沒(méi)有很明顯。

3、晶振靠近 CPU 芯片擺放,但要盡量遠(yuǎn)離板邊。

因?yàn)閮?nèi)部石英晶體的存在,由于外部沖擊或跌落容易損壞石英晶體,從而造成晶體不振蕩,在設(shè)計(jì)可靠的安裝電路時(shí)要考慮晶體,靠近 CPU 芯片的位置優(yōu)先放置遠(yuǎn)離板塊的一面。

a09a1020-2499-11ee-962d-dac502259ad0.png

晶振放置圖

(圓柱晶振)外殼接地后,加一個(gè)與晶振形狀相似的長(zhǎng)方形焊盤(pán),讓晶振“平放”在這個(gè)焊盤(pán)上,并在焊盤(pán)的兩個(gè)長(zhǎng)邊附近開(kāi)一個(gè)孔(孔要落在焊盤(pán)上,最好用多層焊盤(pán)代替孔,兩個(gè)多層焊盤(pán)要接矩形焊盤(pán)),然后用銅線(xiàn)或其他裸線(xiàn)將晶振“箍”起來(lái),銅線(xiàn)的兩端焊接在你開(kāi)的兩個(gè)孔或焊盤(pán)上。這樣可以避免高溫焊接對(duì)晶振的損壞,保證良好的接地。

4、手工或機(jī)器焊接時(shí),要注意焊接溫度

晶振對(duì)溫度敏感,焊接時(shí)溫度不宜過(guò)高,加熱時(shí)間盡量短。

5、耦合電容應(yīng)盡量靠近晶振的電源管腳放置

放置順序:根據(jù)功率流向,按電容值從小到大排列,電容最小的電容值最接近電源引腳。

6、晶振外殼接地

晶振外殼接地(如果接地影響負(fù)載電容的話(huà),就不能接地),既可以從晶振向外輻射,也可以屏蔽外界信號(hào)對(duì)晶振的干擾。

7、不要在晶振下方布線(xiàn),確保完全鋪設(shè)好地線(xiàn)

在晶振 300mil 范圍內(nèi)不要布線(xiàn),以免晶振干擾其他布線(xiàn)、器件和層的性能。

8、時(shí)鐘信號(hào)的走線(xiàn)盡量短,線(xiàn)寬要大一些

時(shí)鐘信號(hào)的走線(xiàn)盡量短,線(xiàn)寬要大一些。在布線(xiàn)長(zhǎng)度與熱源的距離之間找到平衡點(diǎn)。

三、示例1∶為 STM32 設(shè)計(jì) 8MHZ 晶體振蕩器

1、選擇晶振

STM32F427 數(shù)據(jù)手冊(cè)中要求:

對(duì)于 4-26MHz 晶體,Gm_crit_max=1mA/V

頻率容差必須為 +/-500ppm 或更好

CL1 和 CL2 建議在 5pF 到 25pF 之間

這里我們選擇 7A-8.000MAAJ-T,雖然 STM32 的引腳間距為0.5mm,但晶振的尺寸小,可以放置在靠近在 STM32的位置。

7A-8.000MAAJ-T 晶振的特性:

CL= 18 pF

ESR= 60 Ω

頻率穩(wěn)定性= 50 ppm

頻率容差= 30 ppm

CO= 7pFmax

驅(qū)動(dòng)電平(DL)= 500uW max

2、檢查微控制器是否可以驅(qū)動(dòng)晶振,計(jì)算 gm_crit(增益裕度)∶

a1c70cdc-2499-11ee-962d-dac502259ad0.png

gm_crit計(jì)算公式

所以gm_crit低于Gm_critmax,振蕩器電路將可靠啟動(dòng)。

3、晶振可以處理功率損耗嗎?

這里粗略估計(jì)電路的驅(qū)動(dòng)電平∶

9fdcfb48-2499-11ee-962d-dac502259ad0.png

驅(qū)動(dòng)電平計(jì)算公式

計(jì)算得 DL =267uW,低于晶體允許的最大驅(qū)動(dòng)電平500uW。

4、選擇 負(fù)載電容 CL1 和 CL2

假設(shè) Cstray=5pF,則∶

a038301c-2499-11ee-962d-dac502259ad0.png

負(fù)載電容公式

CL1=26pF

STM32 建議將 CL1和CL2保持在 25pF 以下,所以可以選 24 pF 的電容。

四、示例2∶為 ATMEGA328 選擇 16MHZ 晶體振蕩器

1、選擇晶振

ATMega328 數(shù)據(jù)手冊(cè)的要求:

16MHz 的最小電壓為 3.78V,以適應(yīng)安全操作,如圖下所示。要驅(qū)動(dòng) 16MHz 時(shí)鐘,我們必須在 3.78V 或以上,對(duì)于本設(shè)計(jì),我們?cè)?5V 下工作。

CL1 和 CL2 建議在 12pF 到 22pF 之間

a233c9da-2499-11ee-962d-dac502259ad0.png

ATMega328 數(shù)據(jù)手冊(cè)

這里選擇 9B-16.000MAAE-B 晶振。9B-16.000MAAE-B 晶振 的特性參數(shù)如下所示:

CL= 12pF

ESR = 30Ω

頻率穩(wěn)定性= 30ppm

頻率容差= 30ppm

C0= 7pFmax

驅(qū)動(dòng)電平( DL)=500uWmax

2、檢查微控制器是否可以驅(qū)動(dòng)晶振

ATMega328 的數(shù)據(jù)表中沒(méi)有跨導(dǎo)規(guī)范,這里就必須讓開(kāi)發(fā)人員設(shè)置好保險(xiǎn)絲,以便在填充 PCB 后啟用振蕩器。

3、晶振可以處理功率損耗嗎?

粗略估計(jì)電路的驅(qū)動(dòng)電平(DL)∶

9fdcfb48-2499-11ee-962d-dac502259ad0.png

驅(qū)動(dòng)電平計(jì)算

驅(qū)動(dòng)電平( DL )=545uW。

驅(qū)動(dòng)電平估計(jì)值太高。但是,如果選擇 CL1并且表明設(shè)計(jì)的功耗是可以承受的,就可以改進(jìn)這個(gè)估計(jì)值。

4、選擇 負(fù)載電容 CL1 和 CL2

假設(shè)Cstray=5pF,則∶

a024c3f6-2499-11ee-962d-dac502259ad0.png

負(fù)載電容 計(jì)算

CL1= 14PF。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 電路圖
    +關(guān)注

    關(guān)注

    10340

    文章

    10720

    瀏覽量

    530210
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4319

    文章

    23080

    瀏覽量

    397495
  • 電路設(shè)計(jì)
    +關(guān)注

    關(guān)注

    6673

    文章

    2451

    瀏覽量

    204155
  • 振蕩電路
    +關(guān)注

    關(guān)注

    17

    文章

    502

    瀏覽量

    98773
  • ESR
    ESR
    +關(guān)注

    關(guān)注

    4

    文章

    202

    瀏覽量

    31107
  • 晶體振蕩器
    +關(guān)注

    關(guān)注

    9

    文章

    617

    瀏覽量

    29105
  • 晶體振蕩電路
    +關(guān)注

    關(guān)注

    0

    文章

    29

    瀏覽量

    6207

原文標(biāo)題:二、PCB 中晶體振蕩電路設(shè)計(jì)

文章出處:【微信號(hào):電路一點(diǎn)通,微信公眾號(hào):電路一點(diǎn)通】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    PCB晶體振蕩電路的設(shè)計(jì)

    今天主要給大家簡(jiǎn)單介紹一下:PCB 晶體振蕩電路的設(shè)計(jì)。
    的頭像 發(fā)表于 03-24 09:24 ?2532次閱讀
    <b class='flag-5'>PCB</b><b class='flag-5'>上</b><b class='flag-5'>晶體振蕩電路</b>的設(shè)計(jì)

    晶體振蕩電路的設(shè)計(jì)

    晶體振蕩電路的設(shè)計(jì)哈特萊振蕩電路與考畢茲振蕩電路等LC型振蕩電路,其振蕩率是由電路中的線(xiàn)圈與電容
    發(fā)表于 06-28 00:48

    有人懂晶體振蕩電路嗎?

    有人懂晶體振蕩電路嗎?按這個(gè)電路,測(cè)5MHz的晶振,用示波器看有大概千分之一的誤差
    發(fā)表于 12-13 10:12

    晶體振蕩電路 求助!!

    A按照這圖設(shè)計(jì)了晶體振蕩電路卻不起振。。是為什么 求助
    發(fā)表于 03-16 19:31

    晶體振蕩電路設(shè)計(jì)指南

    成分。 因此,由于溫度、電源等變化所引起的L,C值變化,也會(huì)使振蕩頻率發(fā)生變化。 而晶體振蕩電路為利用壓電元件的固有振動(dòng)數(shù),因此,較不易受電路中的雜散L,C成分的影響,可以得到頻率穩(wěn)定度很好的
    發(fā)表于 03-14 06:30

    石英晶體振蕩電路相關(guān)資料分享

    并聯(lián)型晶體振蕩電路如圖Z0815所示。振蕩回路由C1、C2和晶體組成。由圖可知,電路滿(mǎn)足"射同基反"的原則,從而構(gòu)成電容三點(diǎn)式振蕩電路。顯然
    發(fā)表于 05-24 08:02

    晶體振蕩電路的設(shè)計(jì)

    晶體振蕩電路的設(shè)計(jì):哈特萊振蕩電路與考畢茲振蕩電路等LC型振蕩電路,其振蕩率是由電路中的線(xiàn)圈與電
    發(fā)表于 07-01 17:22 ?148次下載
    <b class='flag-5'>晶體振蕩電路</b>的設(shè)計(jì)

    555晶體振蕩電路

    555晶體振蕩電路
    發(fā)表于 05-19 22:51 ?1920次閱讀
    555<b class='flag-5'>晶體振蕩電路</b>

    泛音石英晶體振蕩電路

    泛音石英晶體振蕩電路圖20-1系利用皮爾斯( Pierce)電路的三次泛音振蕩電路,其原型為柯?tīng)柋?/div>
    發(fā)表于 08-17 15:45 ?2847次閱讀
    泛音石英<b class='flag-5'>晶體振蕩電路</b>

    27MHz晶體振蕩電路

    27MHz晶體振蕩電路
    發(fā)表于 05-07 13:10 ?2380次閱讀
    27MHz<b class='flag-5'>晶體振蕩電路</b>圖

    44MHz晶體振蕩電路

    44MHz晶體振蕩電路
    發(fā)表于 05-07 13:10 ?984次閱讀
    44MHz<b class='flag-5'>晶體振蕩電路</b>圖

    并聯(lián)型晶體振蕩電路

    并聯(lián)型晶體振蕩電路
    發(fā)表于 05-07 13:12 ?1434次閱讀
    并聯(lián)型<b class='flag-5'>晶體振蕩電路</b>圖

    串聯(lián)型晶體振蕩電路

    串聯(lián)型晶體振蕩電路
    發(fā)表于 05-07 13:13 ?1811次閱讀
    串聯(lián)型<b class='flag-5'>晶體振蕩電路</b>圖

    晶體振蕩電路的設(shè)計(jì)方法

    晶體振蕩電路的設(shè)計(jì)方法 哈特萊振蕩電路與考畢茲振蕩電路等LC型振蕩電路,其振蕩率是由電路中的線(xiàn)
    發(fā)表于 04-28 15:40 ?1.1w次閱讀
    <b class='flag-5'>晶體振蕩電路</b>的設(shè)計(jì)方法

    晶體振蕩電路設(shè)計(jì)_CN

    晶體振蕩電路設(shè)計(jì)_CN,晶體振蕩電路設(shè)計(jì)_CN,晶體振蕩電路設(shè)計(jì)_CN
    發(fā)表于 12-25 09:50 ?11次下載
    RM新时代网站-首页