RM新时代网站-首页

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

異步復(fù)位同步釋放有多個(gè)時(shí)鐘域時(shí)如何處理 異步復(fù)位同步釋放的策略

FPGA技術(shù)驛站 ? 來(lái)源:FPGA技術(shù)驛站 ? 2023-07-20 09:04 ? 次閱讀

對(duì)于從FPGA外部進(jìn)來(lái)的信號(hào),我們通常采用“異步復(fù)位同步釋放的策略”,具體電路如下圖所示。圖中src_arst是輸入異步復(fù)位信號(hào),dest_arst是同步釋放的異步復(fù)位信號(hào),其后負(fù)載為需要異步復(fù)位的觸發(fā)器。

02cb3c08-2691-11ee-962d-dac502259ad0.png

從時(shí)序關(guān)系的角度來(lái)看,結(jié)合如下仿真波形,異步復(fù)位信號(hào)在藍(lán)色標(biāo)記的時(shí)鐘上升沿被釋放,所有觸發(fā)器將在紅色邊沿開(kāi)始輸出D端口數(shù)據(jù)。

問(wèn)題是如果后續(xù)觸發(fā)器公眾在不同的時(shí)鐘頻率下,這種方式是否仍能確保所有觸發(fā)器的異步復(fù)位信號(hào)在同一個(gè)時(shí)鐘上升沿被釋放?為便于說(shuō)明,我們假定設(shè)計(jì)中有兩個(gè)時(shí)鐘,分別為100MHz和200MHz,均有同一個(gè)MMCM/PLL生成,即二者是同步時(shí)鐘(同相不同頻)。

03030c50-2691-11ee-962d-dac502259ad0.png

第一種情況:同步器工作在100MHz時(shí)鐘的上升沿

在這種情況下,假定異步復(fù)位在標(biāo)記(1)被釋放,那么200M時(shí)鐘域下的觸發(fā)器將在標(biāo)記(3)開(kāi)始輸出D端數(shù)據(jù),而100M時(shí)鐘域下的觸發(fā)器則要在標(biāo)記(5)開(kāi)始輸出D端數(shù)據(jù),顯然,兩者并沒(méi)有在同一個(gè)時(shí)鐘沿下開(kāi)始工作。

03187d38-2691-11ee-962d-dac502259ad0.png

第二種情況:同步器工作在200MHz時(shí)鐘的上升沿

在這種情況下,如果異步復(fù)位是在標(biāo)記(3)釋放,那么100M時(shí)鐘域下的觸發(fā)器和200M時(shí)鐘域下的觸發(fā)器都將在標(biāo)記(5)結(jié)束復(fù)位,開(kāi)始輸出D端口數(shù)據(jù)。

0349a30e-2691-11ee-962d-dac502259ad0.png

但是,如果復(fù)位是在標(biāo)記(1)釋放,如下圖所示,100M時(shí)鐘域下的觸發(fā)器將在標(biāo)記(5)輸出D端口數(shù)據(jù),而200M時(shí)鐘域下的觸發(fā)器將在標(biāo)記(3)輸出D端口數(shù)據(jù)。

035c3af0-2691-11ee-962d-dac502259ad0.png

第三種情況:同步器工作在100MHz時(shí)鐘的下降沿

在這種情況下,同步器工作在100MHz時(shí)鐘的下降沿,但后續(xù)觸發(fā)器仍工作在時(shí)鐘的上升沿。如下圖所示。異步復(fù)位在標(biāo)記(3)釋放,那么100M時(shí)鐘域下的觸發(fā)器將在標(biāo)記(5)開(kāi)始輸出D端口數(shù)據(jù),200M時(shí)鐘域下的觸發(fā)器也在此刻輸出D端口數(shù)據(jù),故兩者可以在同一個(gè)時(shí)刻開(kāi)始釋放復(fù)位正常工作。

038909f4-2691-11ee-962d-dac502259ad0.png

如果兩個(gè)時(shí)鐘是異步時(shí)鐘,都要使用外部提供的同一個(gè)復(fù)位信號(hào),這時(shí)無(wú)法做到這兩個(gè)時(shí)鐘域下的觸發(fā)器實(shí)現(xiàn)復(fù)位信號(hào)同步釋放。這是因?yàn)檫@兩個(gè)時(shí)鐘之間沒(méi)有明確的相位關(guān)系,這就造成同步器引發(fā)的延遲差是不確定的。這種情況下,我們需要對(duì)每個(gè)時(shí)鐘域添加同步器,生成各自時(shí)鐘域下的復(fù)位信號(hào),如下圖所示。

03a6f2d4-2691-11ee-962d-dac502259ad0.png








審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1629

    文章

    21729

    瀏覽量

    602982
  • pll
    pll
    +關(guān)注

    關(guān)注

    6

    文章

    776

    瀏覽量

    135130
  • 時(shí)鐘
    +關(guān)注

    關(guān)注

    10

    文章

    1733

    瀏覽量

    131446
  • 觸發(fā)器
    +關(guān)注

    關(guān)注

    14

    文章

    2000

    瀏覽量

    61131
  • 同步器
    +關(guān)注

    關(guān)注

    1

    文章

    98

    瀏覽量

    14629
  • 異步復(fù)位
    +關(guān)注

    關(guān)注

    0

    文章

    47

    瀏覽量

    13311
  • PLL電路
    +關(guān)注

    關(guān)注

    0

    文章

    92

    瀏覽量

    6403

原文標(biāo)題:異步復(fù)位同步釋放有多個(gè)時(shí)鐘域時(shí)如何處理

文章出處:【微信號(hào):Lauren_FPGA,微信公眾號(hào):FPGA技術(shù)驛站】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    Xilinx FPGA異步復(fù)位同步釋放同步后的復(fù)位該當(dāng)作同步復(fù)位還是異步復(fù)位?

    針對(duì)異步復(fù)位、同步釋放,一直沒(méi)搞明白在使用同步化以后的復(fù)位信號(hào)時(shí),到底是使用
    發(fā)表于 06-21 09:59 ?1459次閱讀
    Xilinx FPGA<b class='flag-5'>異步</b><b class='flag-5'>復(fù)位</b><b class='flag-5'>同步</b><b class='flag-5'>釋放</b>—<b class='flag-5'>同步</b>后的<b class='flag-5'>復(fù)位</b>該當(dāng)作<b class='flag-5'>同步</b><b class='flag-5'>復(fù)位</b>還是<b class='flag-5'>異步</b><b class='flag-5'>復(fù)位</b>?

    異步復(fù)位異步釋放會(huì)有什么問(wèn)題?FPGA異步復(fù)位為什么要同步釋放呢?

    一般來(lái)說(shuō),復(fù)位信號(hào)有效后會(huì)保持比較長(zhǎng)一段時(shí)間,確保 register 被復(fù)位完成。但是復(fù)位信號(hào)釋放時(shí),因?yàn)槠浜?b class='flag-5'>時(shí)鐘是
    的頭像 發(fā)表于 01-24 09:32 ?1717次閱讀
    <b class='flag-5'>異步</b><b class='flag-5'>復(fù)位</b><b class='flag-5'>異步</b><b class='flag-5'>釋放</b>會(huì)有什么問(wèn)題?FPGA<b class='flag-5'>異步</b><b class='flag-5'>復(fù)位</b>為什么要<b class='flag-5'>同步</b><b class='flag-5'>釋放</b>呢?

    同步復(fù)位sync和異步復(fù)位async

    )的時(shí)候容易出現(xiàn)問(wèn)題。具體就是說(shuō):若復(fù)位釋放剛好在時(shí)鐘有效沿附近時(shí),很容易使寄存器輸出出現(xiàn)亞穩(wěn)態(tài),從而導(dǎo)致亞穩(wěn)態(tài)。 [td][td=107]總結(jié)推薦使用異步
    發(fā)表于 11-14 16:03

    verilog 異步復(fù)位同步釋放

    fpga 的 異步復(fù)位同步釋放代碼如下module asy_rst(clk,rst_n,asy_rst);input clk;input rst_n;output asy_rst;re
    發(fā)表于 05-28 13:02

    同步復(fù)位異步復(fù)位,同步釋放的對(duì)比疑問(wèn)

    在網(wǎng)上了解到fpga的同步復(fù)位異步復(fù)位都會(huì)存在不足,因此有人提出異步復(fù)位,
    發(fā)表于 04-16 22:17

    同步復(fù)位異步復(fù)位的比較(轉(zhuǎn)載)

    ,都要考慮復(fù)位端與時(shí)序的相位關(guān)系。對(duì)于同步復(fù)位,復(fù)位信號(hào)可以理解為一個(gè)普通的數(shù)據(jù)信號(hào),它只有在時(shí)鐘的跳變沿才會(huì)起作用,一般只要
    發(fā)表于 05-05 23:11

    關(guān)于異步復(fù)位同步釋放理解與分析

    是指復(fù)位信號(hào)是異步有效的,即復(fù)位的發(fā)生與clk無(wú)關(guān)。后半句“同步釋放”是指復(fù)位信號(hào)的撤除也與cl
    發(fā)表于 11-30 08:58 ?2.5w次閱讀
    關(guān)于<b class='flag-5'>異步</b><b class='flag-5'>復(fù)位</b><b class='flag-5'>同步</b><b class='flag-5'>釋放</b>理解與分析

    FPGA設(shè)計(jì)中的異步復(fù)位同步釋放問(wèn)題

    異步復(fù)位同步釋放 首先要說(shuō)一下同步復(fù)位異步
    發(fā)表于 06-07 02:46 ?2151次閱讀

    異步復(fù)位同步釋放的基本原理與代碼舉例

    異步復(fù)位同步釋放是指復(fù)位信號(hào)是異步有效的,即復(fù)位的發(fā)
    的頭像 發(fā)表于 11-20 07:06 ?4187次閱讀

    詳細(xì)講解同步后的復(fù)位同步復(fù)位還是異步復(fù)位

    針對(duì)異步復(fù)位、同步釋放,一直沒(méi)搞明白在使用同步化以后的復(fù)位信號(hào)時(shí),到底是使用
    的頭像 發(fā)表于 04-27 18:12 ?4751次閱讀
    詳細(xì)講解<b class='flag-5'>同步</b>后的<b class='flag-5'>復(fù)位</b>是<b class='flag-5'>同步</b><b class='flag-5'>復(fù)位</b>還是<b class='flag-5'>異步</b><b class='flag-5'>復(fù)位</b>?

    RTL中多時(shí)鐘異步復(fù)位同步釋放

    1 多時(shí)鐘異步復(fù)位同步釋放 當(dāng)外部輸入的復(fù)位信號(hào)
    的頭像 發(fā)表于 05-08 09:59 ?2510次閱讀
    RTL中多<b class='flag-5'>時(shí)鐘</b><b class='flag-5'>域</b>的<b class='flag-5'>異步</b><b class='flag-5'>復(fù)位</b><b class='flag-5'>同步</b><b class='flag-5'>釋放</b>

    【FPGA】異步復(fù)位同步釋放的理解

    異步復(fù)位,同步釋放的理解目錄目錄 同步復(fù)位異步
    發(fā)表于 01-17 12:53 ?4次下載
    【FPGA】<b class='flag-5'>異步</b><b class='flag-5'>復(fù)位</b>,<b class='flag-5'>同步</b><b class='flag-5'>釋放</b>的理解

    同步復(fù)位異步復(fù)位的區(qū)別

    請(qǐng)簡(jiǎn)述同步復(fù)位異步復(fù)位的區(qū)別,說(shuō)明兩種復(fù)位方式的優(yōu)缺點(diǎn),并解釋“異步
    的頭像 發(fā)表于 08-14 11:49 ?7225次閱讀

    淺析異步復(fù)位同步釋放同步復(fù)位打拍模塊

    異步復(fù)位同步釋放:rst_synchronizer.v
    的頭像 發(fā)表于 08-21 09:27 ?987次閱讀
    淺析<b class='flag-5'>異步</b><b class='flag-5'>復(fù)位</b><b class='flag-5'>同步</b><b class='flag-5'>釋放</b>與<b class='flag-5'>同步</b><b class='flag-5'>復(fù)位</b>打拍模塊

    FPGA學(xué)習(xí)-異步復(fù)位,同步釋放

    點(diǎn)擊上方 藍(lán)字 關(guān)注我們 系統(tǒng)的復(fù)位對(duì)于系統(tǒng)穩(wěn)定工作至關(guān)重要,最佳的復(fù)位方式為:異步復(fù)位同步釋放
    的頭像 發(fā)表于 09-09 14:15 ?1182次閱讀
    FPGA學(xué)習(xí)-<b class='flag-5'>異步</b><b class='flag-5'>復(fù)位</b>,<b class='flag-5'>同步</b><b class='flag-5'>釋放</b>
    RM新时代网站-首页